IDAC 電流 I_IDAC 與標(biāo)稱電橋電阻 R_BRIDGE 一起確定電橋兩端的總電壓 V_BRIDGE。假設(shè)導(dǎo)線電阻為零，則 V_BRIDGE = V_EXCITATION = V_EXCITATION+ – V_EXCITATION-，這也用作 ADC 基準(zhǔn)電壓 V_REF。與節(jié) 6.1中所述的 V_EXCITATION 固定不變的電路不同，V_BRIDGE 會(huì)隨著 R_BRIDGE 變化而變化。這個(gè)不斷變化的 V_BRIDGE 電壓也會(huì)導(dǎo)致 V_REF 和 ADC 輸入電壓也發(fā)生變化。此外，電流源不會(huì)像在其他電橋測(cè)量電路中那樣，使電橋共模電壓 V_CM(Bridge) 處于中間值。偏置電阻器 R_BIAS 有助于使 V_CM(Bridge) 保持在 ADC 模擬輸入和電壓基準(zhǔn)輸入的共模范圍內(nèi)。

R_BRIDGE 由于拉伸或壓縮產(chǎn)生的微小變化會(huì)導(dǎo)致差分電橋輸出電壓發(fā)生變化。PGA 集成到 ADC 中，并增益該低電平信號(hào)，從而降低系統(tǒng)噪聲并提高 ADC 滿量程范圍 (FSR) 的利用率。ADC 對(duì)這個(gè)經(jīng)過(guò)放大的電壓進(jìn)行采樣并對(duì)照 V_REF 進(jìn)行轉(zhuǎn)換，該電壓與用于激勵(lì)電橋的電壓相同，因此是比例電壓。在比例基準(zhǔn)配置中，V_IN 和 V_REF 中的激勵(lì)源噪聲和漂移是相等的，從而有效地從 ADC 輸出代碼中消除了這些誤差。

使用比例基準(zhǔn)和電流激勵(lì)的四線電阻式電橋測(cè)量需要：

• 差分模擬輸入（AINP 和 AINN）
• 差分基準(zhǔn)輸入（REFP 和 REFN）
• 低噪聲放大器
• 恒流源 (IDAC)
• 偏置電阻器（在某些情況下可選）

此外，使用比例基準(zhǔn)和電流激勵(lì)的四線電阻式電橋測(cè)量需要考慮多個(gè)因素，包括：

• 絕對(duì)（V_REFP 和 V_REFN）和差分 (V_REF) 基準(zhǔn)電壓
• 電橋激勵(lì)電流 I_IDAC
• IDAC 順從電壓
• 電橋共模電壓 V_CM(Bridge)
• 電橋兩端電壓 V_BRIDGE
• 電橋電阻 R_BRIDGE
• 偏置電阻值 R_BIAS

所有這些因素都相互關(guān)聯(lián)，選擇其中一個(gè)因素會(huì)影響其他一個(gè)或多個(gè)因素的選擇。因此，可能需要進(jìn)行多次設(shè)計(jì)迭代才能確定符合所有系統(tǒng)規(guī)格的最終結(jié)果。

為了減少可能的電路配置次數(shù)，建議開始設(shè)計(jì)時(shí)選擇具有差分 V_REF 輸入、集成式 IDAC 和 PGA 的 ADC 。絕對(duì)和差分 V_REF 規(guī)格約束 V_BRIDGE 的可能值。集成式 IDAC 將 I_IDAC 的選擇限制為幾個(gè)離散值，不再需要使用外部電路來(lái)驅(qū)動(dòng)電橋。集成式 IDAC 還有明確定義的順從電壓，可幫助確定 R_BRIDGE 和 R_BIAS 的最大值。集成 PGA 通常需要模擬電源電壓一半 (AVDD/2) 的共模電壓，從而盡可能提高放大器增益，并將 PGA 輸出電壓保持在線性工作范圍內(nèi)。這會(huì)將目標(biāo) V_CM(Bridge) 設(shè)置為 AVDD/2，從而幫助確定是否需要 R_BIAS 電阻，如果需要，將會(huì)確定所需的電阻值。

例如，24 位 ADS1261 集成了所有這些必要特性。圖 6-8 顯示了 ADS1261 的差分和絕對(duì) V_REF 電壓要求。在使用單極電源以使 AVDD = 5V 且 AVSS = 0V 的情況下，圖 6-8 顯示了 V_REF 必須介于 0.9V 和 5V 之間。這會(huì)界定 V_BRIDGE 的可能值。此外，V_REFN 上的絕對(duì)電壓可以向下擴(kuò)展到 AVSS，而 V_REFP 上的絕對(duì)電壓可以向上擴(kuò)展到 AVDD。這種較寬的絕對(duì) V_REF 電壓范圍通常不會(huì)限制其他系統(tǒng)元件的選擇，但這一點(diǎn)應(yīng)始終在每個(gè)設(shè)計(jì)中加以驗(yàn)證。

圖 6-8 ADS1261 V_REF 工作條件

圖 6-9 顯示了 ADS1261 的可用 IDAC 電流設(shè)置和順從電壓。集成到精密 ADC 中的 IDAC 需要一定的 AVDD 余量以保持電流大小。由于 ADS1261 的 AVDD = 5V ±5%，IDAC 順從電壓 = AVDD – 1.1V = 3.9V。此值設(shè)置 R_BRIDGE + R_BIAS 以及 I_IDAC 上的上限。

圖 6-9 ADS1261 IDAC 電流設(shè)置和順從電壓

為了確定 V_CM(Bridge) 是否處于 PGA 線性運(yùn)行區(qū)域內(nèi)，節(jié) 6.3.4介紹了 ADS1261 Excel 計(jì)算器，該計(jì)算器可繪制 PGA 輸出曲線以展示輸入?yún)?shù)是否有效。還可以選擇所需的目標(biāo)值，例如 V_CM(Bridge) = AVDD/2，然后圍繞這個(gè)共模電壓設(shè)計(jì)系統(tǒng)的其余部分。定義了具體的 ADC 工作條件后，開始選擇其余的系統(tǒng)元件值。

對(duì)于本示例，假設(shè) R_BRIDGE 可以是以下四個(gè)常用電橋電阻值中的任何一個(gè)值：120Ω、350Ω、1kΩ 或 3.5kΩ。然后，使用圖 6-9 中給出的 ADS1261 IDAC 值，按照表 6-19 中的公式確定 V_BRIDGE。表 6-12 計(jì)算 I_IDAC 和 R_BRIDGE 所有可能組合下的 V_BRIDGE。

假設(shè)沒(méi)有導(dǎo)線電阻，則 V_BRIDGE = V_REF。因此，表 6-12 根據(jù) ADS1261 的要求，還用綠色突出顯示了 0.9V < V_BRIDGE < 5V 下所有可能的系統(tǒng)組合。在 40 種可能的組合中，只剩下9種。

接下來(lái)，通過(guò)為 V_CM(Bridge) 選擇一個(gè)值，確定剩余九種組合中每種組合的 R_BIAS 可能值。本示例使用 V_CM(Bridge) = AVDD/2，但也可以使用其他電壓。始終確保，對(duì)于目標(biāo)增益值，要滿足 PGA 共模和絕對(duì)電壓的要求。

按照表 6-19，V_CM(Bridge) = V_BRIDGE / 2 + V_BIAS，V_BRIDGE = I_IDAC ? R_BRIDGE，V_BIAS = I_IDAC ? R_BIAS。重新排列這些公式，可確定用 I_IDAC、R_BRIDGE 和 AVDD 表示的 R_BIAS，如方程式 60 所示：

關(guān)于方程式 60 的一個(gè)重要細(xì)節(jié)是，R_BIAS 可以為 0Ω，從而將 V_CM(Bridge) 公式簡(jiǎn)化為 V_CM(Bridge) = V_BRIDGE / 2。也就是說(shuō)，只要仍然可以滿足 ADC 和系統(tǒng)要求，就可以消除 R_BIAS 電阻。但本示例假設(shè) R_BIAS 電阻是必需的。在任一種情況下，下一步是使用表 6-19 中的公式計(jì)算 V_COMPLIANCE。表 6-13 提供了表 6-12 中九種有效組合中每種組合的 R_BIAS 和 V_COMPLIANCE 計(jì)算值。此外，表 6-13 以綠色突出顯示了處于 ADS1261 IDAC 順從電壓 3.9V 范圍的 V_COMPLIANCE 值。

如表 6-13 所示，原始九種組合中的七種組合處于 ADS1261 指定的 IDAC 3.9V 順從電壓范圍內(nèi)。最終設(shè)計(jì)中可以使用上述任何選項(xiàng)。例如，圖 6-10 顯示了 R_BRIDGE = 1kΩ、R_BIAS = 2kΩ、I_IDAC = 1mA 的系統(tǒng)。IDAC 電流路徑以紅色突出顯示，得到的系統(tǒng)電壓以藍(lán)色突出顯示。

圖 6-10 使用 R_BRIDGE = 1kΩ、R_BIAS = 2kΩ 和 I_IDAC = 1mA 進(jìn)行的電流激勵(lì)電橋測(cè)量

圖 6-10 中有一個(gè)以前未討論過(guò)的重要結(jié)果，是 V_BRIDGE = V_REF = 1V。也就是說(shuō)，電流激勵(lì)系統(tǒng)的 V_EXCITATION 等于 1V，而電壓激勵(lì)系統(tǒng)的 V_EXCITATION 通常大于等于 5V。假設(shè)每個(gè)電橋具有相同的靈敏度，電流激勵(lì)電橋的輸出電壓是電壓激勵(lì)電橋的 20%?？紤]到系統(tǒng)噪聲目標(biāo)，這可以將系統(tǒng)的動(dòng)態(tài)范圍降低到不可接受的水平。在這種情況下，應(yīng)使用不同的 ADC、分立式電流源或更寬范圍的 R_BRIDGE 值重復(fù)該設(shè)計(jì)過(guò)程。

選擇了系統(tǒng)配置后，使用表 6-19 中的公式和表 6-18 中的參數(shù)，確定電橋的最大差分輸出電壓 V_{OUT(Bridge Max)}。該值是電橋在正常工作條件下可以提供的最大輸出電壓，并對(duì)應(yīng)于可以施加到電橋的最大負(fù)載 Load_{(Bridge Max)}。如果系統(tǒng)不使用電橋的整個(gè)輸出范圍，則 V_{OUT(System Max)} 定義的是施加到特定系統(tǒng)的最大差分輸出信號(hào)，Load_{(System Max)} 是對(duì)應(yīng)的最大負(fù)載。例如，如果 V_{OUT(Bridge Max)} 對(duì)應(yīng)于 Load_{(Bridge Max)} = 5kg，但系統(tǒng)規(guī)格只要求 Load_{(System Max)} = 2.5kg，則 V_{OUT(System Max)} 由方程式 61 給出：

請(qǐng)注意，如果 Load_{(System Max)} = Load_{(Bridge Max)}，則 V_{OUT(System Max)} = V_{OUT(Bridge Max)}。

確定了 V_{OUT(System Max)} 后，要為 ADC PGA 選擇對(duì)應(yīng)的增益值。最大增益值受之前所選的 V_CM(Bridge) 值和 ADC FSR 限制。鑒于V_CM(Bridge) 電壓小于 ADC FSR，放大器增益應(yīng)該是 使 PGA 輸出電壓保持在線性工作范圍 的最大允許值。在某些情況下，無(wú)法選擇使用整個(gè) ADC FSR 的放大器增益。雖然這通常是分辨率和易用性之間的一種可接受的折衷，但應(yīng)確保在 ADC FSR 無(wú)法最大化的情況下仍然滿足所有系統(tǒng)要求。

最后，如果需要校準(zhǔn)，請(qǐng)按照節(jié) 5.5中的說(shuō)明操作。