ZHCAF34 March 2025 AM2612 , AM2612-Q1 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2-Q1 , AM263P4 , AM263P4-Q1
為了驗(yàn)證該方案,使用 2 塊 AM243x Launch Pad,并進(jìn)行了以下硬件連接:
圖 3-1 顯示了演示的驗(yàn)證設(shè)置,圖 3-2 是所有信號(hào)的時(shí)序波形,包括:
在通道 0 上顯示的 PWM 周期電平 (16kHz) 下,周期時(shí)間設(shè)置為 62.5us。位置檢測(cè)從通道 1 所示周期的中心點(diǎn)開(kāi)始。通道 2、通道 4 和通道 3 分別顯示了 FSI 延時(shí)(包括 FSI TX 和 RX 的處理時(shí)間以及數(shù)據(jù)傳輸時(shí)間)。對(duì)于傳輸 32 字節(jié)數(shù)據(jù)字,通過(guò) FSI 的總通信延時(shí)約為 3.046us。通道 6 和 7 是器件 1 和器件 2 生成的 IEP SYNCOUT0 信號(hào),通過(guò)補(bǔ)償延遲使其保持良好對(duì)齊。圖 3-3 顯示了上面提到的驗(yàn)證結(jié)果。同時(shí),圖 3-4 還顯示了器件 1 和器件 2 之間的 IEP SYNCOUT0 脈沖漂移在隔夜測(cè)試中小于 5ns。漂移在器件 2 中得到補(bǔ)償。因此,該過(guò)程會(huì)同步兩個(gè) AM243x 器件的 IEP 計(jì)數(shù)器。
數(shù)據(jù)傳輸驗(yàn)證結(jié)果如 圖 3-5 所示。32 字節(jié)數(shù)據(jù)作為位置數(shù)據(jù)提前寫(xiě)入器件 2 的 ICSSG 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)。器件 1 的緊密耦合存儲(chǔ)器 (TCM) 存儲(chǔ)從 FSI RX 緩沖器接收到的數(shù)據(jù)。所有數(shù)據(jù)都復(fù)制到 PRU 內(nèi)核中斷內(nèi)的調(diào)試緩沖器 gRxBufData,以顯示數(shù)據(jù)驗(yàn)證。