ZHCAF34 March 2025 AM2612 , AM2612-Q1 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2-Q1 , AM263P4 , AM263P4-Q1
配置 TSR 以將 PRG0_IEP0_EDC_LATCH_IN0 信號路由到 PRU_ICSSG0_pr1_edc0_latch0_IN_0。這會建立從 PRG0_PRU0_GPO18 到 ICSSG0 IEP0 鎖存器的信號路徑。通過為 TSR 選擇適當?shù)妮斎牒洼敵鲂盘杹韴?zhí)行路由。設(shè)置 TIMESYNC_EVENT_INTROUTE R0 寄存器 (0x00a40024) 中的 MUX_CNTL 位字段 = 0x4。