ZHCAF34 March 2025 AM2612 , AM2612-Q1 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2-Q1 , AM263P4 , AM263P4-Q1
配置 CTRLMMR_ICSSG0_CLKSEL 寄存器 (0x43008040) 并設(shè)置 CORE_CLKSEL 位字段 = 0x1 以選擇 ICSSG0 內(nèi)核時(shí)鐘為 PLL0_HSDIV_CTRL9,并設(shè)置 IEP_CLKSEL 位字段 = 0x1 以選擇 ICSSG0 IEP 時(shí)鐘為 PLL0_HSDIV_CTRL6。
設(shè)置 ICSSG0 內(nèi)核時(shí)鐘為 333MHz,設(shè)置 IEP 時(shí)鐘為 250MHz。這通過選擇合適的 PLL 分頻器來實(shí)現(xiàn)。
在 PLL0_HSDIV_CTRL9 寄存器 (0x006800a4) 中配置 HSDIV 位字段 = 0x2,使 ICSSG0 內(nèi)核時(shí)鐘頻率為 333MHz。
在 PLL0_HSDIV_CTRL6 寄存器 (0x00680098) 中配置 HSDIV 位字段 = 0x3,使 ICSSG0 IEP 時(shí)鐘頻率為 250MHz。