ZHCY211 December 2024 AMC0106M05 , AMC0106M25 , AMC0136 , AMC0311D , AMC0311S , AMC0386 , AMC0386-Q1 , AMC1100 , AMC1106M05 , AMC1200 , AMC1200-Q1 , AMC1202 , AMC1203 , AMC1204 , AMC1211-Q1 , AMC1300 , AMC1300B-Q1 , AMC1301 , AMC1301-Q1 , AMC1302-Q1 , AMC1303M2510 , AMC1304L25 , AMC1304M25 , AMC1305M25 , AMC1305M25-Q1 , AMC1306M05 , AMC1306M25 , AMC1311 , AMC1311-Q1 , AMC131M03 , AMC1336 , AMC1336-Q1 , AMC1350 , AMC1350-Q1 , AMC23C12 , AMC3301 , AMC3330 , AMC3330-Q1
圖 150 顯示了第一種補(bǔ)償方法,其中使用了具有軟件可配置相位延遲的附加鎖相時(shí)鐘信號。對于此補(bǔ)償方法,相移時(shí)鐘信號 CLKOUT_delay 用作 Σ-Δ 濾波器模塊 (SDFM) SD0_CLK 的時(shí)鐘輸入。對于其他類型的 Δ-Σ 調(diào)制器和 MCU(例如 C2000 MCU),補(bǔ)償方法適用同樣的原理。
第二個(gè)相移時(shí)鐘信號的實(shí)施提供了最高的自由度和用戶可配置性。這意味著,各種隔離式調(diào)制器的各種最短保持時(shí)間 th(MIN) 值可通過在軟件中簡單地更改相移值來進(jìn)行補(bǔ)償。SD0_CLK 輸入端的時(shí)鐘信號上升沿發(fā)生相移,使得時(shí)鐘信號符合 SDFM 的數(shù)據(jù)采樣點(diǎn),如圖 151 所示。在 Σ-Δ 模式下的 AM243x PRU_ICSSG PRU 時(shí)序要求中,最短建立時(shí)間為 10ns,tsu (SD_D-SD_CLK) (MIN) = 10ns;最短保持時(shí)間為 5ns,th(SD_CLK-SD_D) (MIN) = 5ns。因?yàn)?AMC1306M25 最短保持時(shí)間 th(MIN) 為 3.5ns,但可能需要 5ns,因此需要進(jìn)行補(bǔ)償,以便根據(jù) SDx_CLK 信號的上升時(shí)鐘沿在數(shù)據(jù)輸入 SDx_D 處保持正確的采集。采用這種補(bǔ)償方法后,滿足 AM243x PRU_ICSSG PRU 的 Σ-Δ 模式的 10ns 最短建立時(shí)間和 5ns 保持時(shí)間要求,請參閱圖 151。