ZHCSR04 September 2023 AMC130M02
PRODUCTION DATA
當(dāng) AMC130M02 正常運(yùn)行時,必須在 CLKIN 引腳上持續(xù)提供 LVCMOS 時鐘。時鐘頻率可以與功耗模式一起調(diào)節(jié),以實(shí)現(xiàn)功耗和動態(tài)范圍之間的權(quán)衡。
CLOCK 寄存器中的 PWR[1:0] 位允許將器件配置為兩種功耗模式之一:高分辨率 (HR) 或低功耗 (LP) 模式。更改 PWR[1:0] 位可調(diào)節(jié)內(nèi)部偏置電流以達(dá)到預(yù)期的功耗水平。外部時鐘頻率必須遵循建議運(yùn)行條件建議運(yùn)行條件 表中提供的對應(yīng)于器件的預(yù)期功耗模式的指南,以按照規(guī)格運(yùn)行。
必須在 CLKIN 引腳上從外部提供主時鐘。如圖 8-5 所示,用戶可編程時鐘分頻器對主時鐘進(jìn)行分頻以獲得內(nèi)部調(diào)制器時鐘 (MOD_CLK)。默認(rèn)情況下,在 CLKIN 引腳上提供的主時鐘除以 NDIV = 2,以生成占空比為 50% 的內(nèi)部調(diào)制器時鐘。如表 8-2 所示,可以使用 CLOCK 寄存器中的 CLK_DIV[1:0] 位將分頻器比率 NDIV 更改為值 4、8 和 12。
CLK_DIV[1:0] | 所有通道上 MOD_CLK 的 NDIV |
---|---|
00b | 2 |
01b | 4 |
10b | 8 |
11b | 12 |
內(nèi)部直流/直流轉(zhuǎn)換器的時鐘頻率范圍必須與調(diào)制器時鐘同步,以盡量減少干擾。要優(yōu)化直流/直流轉(zhuǎn)換器內(nèi)部時鐘,調(diào)制器時鐘的實(shí)際頻率值必須在器件上電后立即寫入 DCDC_CTRL 寄存器。調(diào)制器時鐘頻率是 CLKIN 引腳提供的頻率除以所選分頻器比率的結(jié)果(例如,如果 CLKIN 引腳提供 4MHz 時鐘頻率,分頻器比率設(shè)置為 4,則調(diào)制器時鐘 MOD_CLK 的頻率為 1MHz)。必須在 DCDC_CTRL 寄存器中配置正確的調(diào)制器時鐘頻率值(如表 8-3 所示),方法是在啟動后立即寫入 DCDC_FREQ[3:0] 寄存器位。
以下是一個示例計算:
調(diào)制器時鐘頻率 (MHz) | DCDC_FREQ[3:0] 位設(shè)置 |
---|---|
3.768MHz 至 4.100MHz | 0000b |
3.366MHz 至 3.768MHz | 0001b |
3.041MHz 至 3.366MHz | 0010b |
2.773MHz 至 3.041MHz | 0011b |
2.549MHz 至 2.773MHz | 0100b |
2.358MHz 至 2.549MHz | 0101b |
2.194MHz 至 2.358MHz | 0110b |
2.051MHz 至 2.194MHz | 0111b |
1.926MHz 至 2.051MHz | 1000b |
1.815MHz 至 1.926MHz | 1001b |
1.716MHz 至 1.815MHz | 1010b |
1.627MHz 至 1.716MHz | 1011b |
1.547MHz 至 1.627MHz | 1100b |
1.475MHz 至 1.547MHz | 1101b |
1.409MHz 至 1.475MHz | 1110b |
1.400MHz 至 1.409MHz | 1111b |