ZHCAE37A December 2019 – June 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
- 1
- 摘要
- 商標(biāo)
- 1引言
-
2高速接口設(shè)計(jì)指南
- 2.1 布線(xiàn)阻抗
- 2.2 布線(xiàn)長(zhǎng)度
- 2.3 差分信號(hào)長(zhǎng)度匹配
- 2.4 信號(hào)參考平面
- 2.5 差分信號(hào)間距
- 2.6 附加差分信號(hào)規(guī)則
- 2.7 差分對(duì)的對(duì)稱(chēng)性
- 2.8 連接器和插座
- 2.9 過(guò)孔不連續(xù)性緩解
- 2.10 背鉆過(guò)孔殘樁
- 2.11 過(guò)孔反焊盤(pán)直徑
- 2.12 使過(guò)孔計(jì)數(shù)相等
- 2.13 表面貼裝器件焊盤(pán)不連續(xù)性緩解
- 2.14 信號(hào)線(xiàn)彎曲
- 2.15 ESD 和 EMI 注意事項(xiàng)
- 2.16 ESD 和 EMI 布局規(guī)則
- 3特定于接口的設(shè)計(jì)指南
- 4電路板設(shè)計(jì)仿真
- 5參考資料
- 6修訂歷史記錄
3.1.2 布線(xiàn)規(guī)格
這些參數(shù)僅供參考，旨在使設(shè)計(jì)在仿真之前接近成功。為了確保 PCB 設(shè)計(jì)滿(mǎn)足所有要求，需要對(duì)設(shè)計(jì)進(jìn)行仿真并將這些結(jié)果與節(jié) 4中定義的仿真結(jié)果進(jìn)行比較。
表 3-3 USB3.1（超高速）布線(xiàn)規(guī)格
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|
| USB3.1 Gen1 運(yùn)行速度 （超高速信號(hào)） | 2.5 (1) | GHz | ||
| USB3.1 信號(hào)布線(xiàn)長(zhǎng)度 | 5000 (2) | Mil | ||
| USB3.1 差分對(duì)延遲差 | 1 | ps | ||
| USB3.1 差分阻抗 | 85.5 | 90 | 94.5 | Ω |
| USB3.1 布線(xiàn)上允許的殘樁數(shù) | 0 | 個(gè)殘樁 | ||
| 每條 USB3.1 引線(xiàn)上的過(guò)孔數(shù) | 2 | 個(gè)過(guò)孔 | ||
| 過(guò)孔殘樁長(zhǎng)度 (3) | 20 | Mil | ||
| USB3.1 差分對(duì)與任何其他引線(xiàn)之間的間距 (4) | 2×DS | 3×DS |
(1) 如需了解受支持的數(shù)據(jù)速率，請(qǐng)參閱特定于器件的數(shù)據(jù)手冊(cè)。
(2) 最大值基于保守的信號(hào)完整性方法。僅當(dāng)詳細(xì)信號(hào)完整性分析確認(rèn)運(yùn)行和預(yù)期一致時(shí)，才能擴(kuò)展該值。
(3) 在較高數(shù)據(jù)速率下運(yùn)行時(shí)，可能需要過(guò)孔殘樁控制。
(4) DS = 引線(xiàn)的差分間距。SoC 封裝 BGA 區(qū)域可能存在例外情況。
表 3-4 USB2.0布線(xiàn)規(guī)格
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|
| USB2.0 運(yùn)行速度 | 240 | MHz | ||
| USB2.0 信號(hào)布線(xiàn)長(zhǎng)度 | 7000 (1) | Mil | ||
| USB2.0 差分對(duì)延遲差 | 5 | ps | ||
| USB2.0 差分阻抗 | 81 | 90 | 99 | Ω |
| USB2.0 布線(xiàn)上允許的殘樁數(shù) | 0 | 個(gè)殘樁 | ||
| 每條 USB2.0 引線(xiàn)上的過(guò)孔數(shù) | 4 | 個(gè)過(guò)孔 | ||
| USB2.0 差分對(duì)與任何其他引線(xiàn)之間的間距 (2) | 2×DS | 3×DS |
(1) 最大值基于保守的信號(hào)完整性方法。僅當(dāng)詳細(xì)信號(hào)完整性分析確認(rèn)運(yùn)行和預(yù)期一致時(shí)，才能擴(kuò)展該值。
(2) DS = 引線(xiàn)的差分間距。SoC 封裝 BGA 區(qū)域可能存在例外情況。
由于焊盤(pán)寬度增加，元件焊盤(pán)會(huì)產(chǎn)生阻抗不連續(xù)性。為了最大限度地減小阻抗不連續(xù)性，在元件焊盤(pán)下方的參考平面中形成空隙。圖 3-3 提供了一個(gè)布局示例，說(shuō)明“切割 GND”概念。在 TDR 圖和仿真結(jié)果中可以看到參考平面空隙的前后影響。
圖 3-3 USB 3.1 示例“切割 GND”布局