ZHCAE37A December 2019 – June 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
為了盡量減少高速接口實現(xiàn)中的串擾,信號對之間的間距必須至少是布線寬度的 5 倍。此間距稱為 5W 規(guī)則。對于計算出的布線寬度為 6mil 的 PCB 設(shè)計,高速差分對之間至少需要 30mil 的間距。此外,在整個布線長度上要與任何其他信號保持最低 30mil 的禁止距離。如果高速差分對與時鐘或周期信號相鄰,則要將此禁止距離增大到至少 50mil,確保適當隔離。有關(guān)高速差分信號間距的示例,請參閱圖 2-8。