ZHCAE37A December 2019 – June 2024 AM67 , AM67A , AM68 , AM68A , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
圖 4-2 說明了評(píng)估高速串行器/解串器接口信號(hào)完整性的一般方法。這涉及到為串行鏈路運(yùn)行通道仿真。該方法針對(duì) Tx/Rx 塊使用 IBIS-AMI(算法建模接口)模型。此處介紹的基本設(shè)置可用于驗(yàn)證所有串行器/解串器鏈路,也可用于各種 EDA 信號(hào)完整性模擬器。該通道仿真應(yīng)作為所有高速串行鏈路接口的簽核檢查執(zhí)行。