A E2 設(shè)計(jì)變更

AM263x 控制卡針對(duì) E2 版本的電路板具有多處設(shè)計(jì)變更。這些變更列出如下：

1. 將 QSPI 閃存 D2 和 D3 信號(hào)的上拉電阻器移除。
   1. 數(shù)據(jù)線 D2 和 D3 上的上拉電阻器與 QSPI 閃存本身的片上電阻器是冗余的。
2. 修復(fù)了網(wǎng)表錯(cuò)誤并重新路由 I2C2_SDA 和 I2C2_SCL 以便正常運(yùn)行。
   1. E1 版本控制卡的 I2C2_SCL 信號(hào)連接到球 B7，I2C2_SDA 連接到 C7。在 E2 控制卡中實(shí)現(xiàn)信號(hào)的正確路由，其中 I2C2_SDA 連接到 B7、I2C2_SCL 連接到 C7 。
      表 A-1 I2C2 信號(hào)路由

      信號(hào)	E1 引腳布線	E2 引腳布線
      I2C2_SDA	C7	B7
      I2C2_SCL	B7	C7

3. 以太網(wǎng) PHY 默認(rèn)模式從基本模式更改為增強(qiáng)模式。
   1. 由于 PHY MODESELECT 引腳上具有下拉電阻器，E1 中的以太網(wǎng) PHY (DP83826ERHBT) 默認(rèn)模式為基本模式。E2 采用卡拉電阻器替換下拉電阻器，如此默認(rèn)模式為增強(qiáng)模式。增強(qiáng)模式允許 PHY 支持實(shí)時(shí)以太網(wǎng)應(yīng)用。
4. 增加板載 LIN PHY (TLIN2029-Q1)。
   1. 為了支持 LIN PHY，增加了 1:2 多路復(fù)用器 (U70)，這樣 LIN1_RXD 和 LIN1_TXD 就可以與 PHY 連接，而不會(huì)丟失 UART1_RXD 和 UART1_TXD 的信號(hào)路徑。
   2. 增加兩個(gè)附加接頭以支持 LIN PHY 的電壓 (J33) 和輸出 (J32)
      表 A-2 LIN 多路復(fù)用器選擇表

      選擇線路	條件	功能
      低電平	選擇 LIN	A->B1 端口
      高電平	選擇 HSEC UART	A->B2 端口

      圖 A-1 LIN PHY
5. 增加了其他串聯(lián)端接電阻器。
   1. 在隔離緩沖器 (U49) 的輸出處為 XDS110 TMS 和 TCK 信號(hào)放置了 33Ω 電阻器。在隔離緩沖器 (U53) 的 OUTA 上為 XDS110 TDI 信號(hào)放置了一個(gè) 33Ω 電阻器。
   2. 在三個(gè)隔離緩沖器的輸出上放置了串聯(lián)端接電阻器，以便更好地控制邊沿過(guò)沖/下沖。
      表 A-3 E2 端接電阻器位置表

      隔離緩沖器輸出引腳	信號(hào)名稱	串聯(lián)端接電阻器值
      U45.2	UART0_RXD	33Ω
      U49.6	XDS110_TCK_ISO	33Ω
      U49.7	XDS110_TMS_ISO	33Ω
      U53.2	XDS110_TDI_ISO	33Ω

6. 更新了 DC-DC 轉(zhuǎn)換器解決方案元件。
   1. 負(fù)責(zé)生成 3.3V 電壓軌和 1.2V 電壓軌的 DC-DC 降壓轉(zhuǎn)換器均替換為 TSP62913RPUR 降壓轉(zhuǎn)換器。
      表 A-4 E2 降壓轉(zhuǎn)換器表

      DC-DC轉(zhuǎn)換	E1 降壓轉(zhuǎn)換器	E2 降壓轉(zhuǎn)換器
      5V -> 3.3V	TPS54334DRCT	TPS62913RPUR
      3.3V -> 1.2V	TPS62826DMQR	TPS62913RPUR

7. 更新了無(wú)源元件。
   1. C136 和 C1861 從 1210 替換為 0805
   2. L3 和 L4 從 744316100 替換為 IHLP2020BZER1R0M01
8. 更改了 HSEC ADC 連接。
   表 A-5 E2 HSEC 連接器映射

   HSEC 引腳	E1 信號(hào)	E2 信號(hào)
   1	NC	NC
   2	NC	NC
   3	TMS	TMS
   4	NC	NC
   5	TCK	TCK
   6	TDO	TDO
   7	GND	GND
   8	TDI	TDI
   9	DAC_OUT	ADC0_AIN0/DAC_OUT
   10	GND	GND
   11	ADC0_AIN0_P	ADC0_AIN1/DAC_OUT
   12	ADC0_AIN0_n	ADC1_AIN0
   13	GND	GND
   14	ADC0_AIN1_p	ADC1_AIN1
   15	ADC0_AIN1_n	ADC0_AIN2
   16	GND	GND
   17	ADC0_AIN2_p	ADC0_AIN3
   18	ADC0_AIN2_n	ADC1_AIN2
   19	GND	GND
   20	ADC1_AIN0_p	ADC1_AIN3
   21	ADC1_AIN0_n	ADC0_AIN4
   22	GND	GND
   23	ADC1_AIN1_p	ADC0_AIN5
   24	ADC1_AIN1_n	ADC1_AIN4
   25	ADC1_AIN2_p	ADC4_AIN0/ADC_CAL0
   26	ADC1_AIN2_n	ADC1_AIN5
   27	ADC2_AIN0_p	ADC4_AIN1/ADC_CAL1
   28	ADC2_AIN0_n	ADC3_AIN0
   29	GND	GND
   30	ADC2_AIN1_p	ADC3_AIN1
   31	ADC2_AIN1_n	ADC2_AIN0
   32	NC	GND
   33	ADC2_AIN2_p	ADC2_AIN1
   34	ADC2_AIN2_n	ADC3_AIN2
   35	GND	GND
   36	ADC3_AIN0_p	ADC3_AIN3
   37	ADC3_AIN0_n	ADC2_AIN2
   38	GND	GND
   39	ADC3_AIN1_p	ADC2_AIN3
   40	ADC3_AIN1_n	ADC3_AIN4
   41	NC	NC
   42	ADC3_AIN2_p	ADC3_AIN5
   43	ADC_VREFLO	GND
   44	NC	NC
   45	ADC_VREFhi	ADC_VREFH

   表 A-6 E1 ADC 通道信號(hào)

   ADC0	AIN0p	AIN0n	AIN1p	AIN1n	AIN2p	AIN2n
   ADC1	AIN0p	AIN0n	AIN1p	AIN1n	AIN2p	AIN2n
   ADC2	AIN0p	AIN0n	AIN1p	AIN1n	AIN2p	AIN2n
   ADC3	AIN0p	AIN0n	AIN1p	AIN1n	AIN2p	GND
   ADC4	GND	GND	GND	GND	GND	GND

   表 A-7 E2 ADC 通道信號(hào)

   ADC0	AIN0	AIN1	AIN2	AIN3	AIN4	AIN5
   ADC1	AIN0	AIN1	AIN2	AIN3	AIN4	AIN5
   ADC2	AIN0	AIN1	AIN2	AIN3	GND	GND
   ADC3	AIN0	AIN1	AIN2	AIN3	AIN4	AIN5
   ADC4	AIN0	AIN1	GND	GND	GND	GND

9. 增加了兩個(gè) 2:1 多路復(fù)用器以支持新的 HSEC ADC 連接。
   表 A-8 E2 HSEC 多路復(fù)用器表

   MUX_SEL 信號(hào)	條件	函數(shù)	說(shuō)明
   ADC1_MUX_SEL	SEL 信號(hào)高電平	S1A->D1	將 HSEC_ADC0_AIN0 路由到 AM263
   		S2A->D2	將 HSEC_ADC0_AIN1 路由到 AM263
   	SEL 信號(hào)低電平	S1B->D1	將 HSEC_DAC_OUT 路由到 AM263
   		S2B->D2	將 HSEC_DAC_OUT 路由到 AM263
   ADC2_MUX_SEL	SEL 信號(hào)高電平	S1A->D1	將 HSEC_ADC4_AIN0 路由到 AM263
   		S2A->D2	將 HSEC_ADC4_AIN1 路由到 AM263
   	SEL 信號(hào)低電平	S1B->D1	將 ADC_CAL0 路由到 AM263
   		S2B->D2	將 ADC_CAL0 路由到 AM263

10. 更新了 ADC ESD 連接。
    表 A-9 E2 ESD 連接映射

    E1 ESD 引腳	E1 信號(hào)	E2 ESD 引腳	E2 信號(hào)
    U26.1	HSEC_ADC0_AIN0_P	U35.1	HSEC_ADC0_AIN0/DAC_OUT
    U26.2	GND	U35.2	GND
    U26.3	HSEC_ADC0_AIN0_N	U35.3	HSEC_ADC0_AIN1/DAC_OUT
    U26.4	HSEC_ADC0_AIN1_N	U35.4	HSEC_ADC4_AIN0/ADC_CAL0
    U26.5	VDDA_IO_1V8	U35.5	VDDA_IO_3V3
    U26.6	HSEC_ADC0_AIN1_P	U35.6	HSEC_ADC4_AIN1/ADC_CAL1
    U27.1	HSEC_ADC0_AIN2_P	U36.1	HSEC_ADC1_AIN0
    U27.2	GND	U36.2	GND
    U27.3	HSEC_ADC0_AIN2_N	U36.3	HSEC_ADC1_AIN1
    U27.4	HSEC_ADC1_AIN0_N	U36.4	HSEC_ADC0_AIN3
    U27.5	VDDA_IO_1V8	U36.5	VDDA_IO_3V3
    U27.6	HSEC_ADC1_AIN0_P	U36.6	HSEC_ADC0_AIN2
    U28.1	HSEC_ADC1_AIN1_P	U37.1	HSEC_ADC2_AIN0
    U28.2	GND	U37.2	GND
    U28.3	HSEC_ADC1_AIN1_N	U37.3	HSEC_ADC2_AIN1
    U28.4	HSEC_ADC1_AIN2_N	U37.4	HSEC_ADC0_AIN5
    U28.5	VDDA_IO_1V8	U37.5	VDDA_IO_3V3
    U28.6	HSEC_ADC1_AIN2_P	U37.6	HSEC_ADC0_AIN4
    U29.1	HSEC_ADC2_AIN0_P	U38.1	HSEC_ADC3_AIN0
    U29.2	GND	U38.2	GND
    U29.3	HSEC_ADC2_AIN0_N	U38.3	HSEC_ADC3_AIN1
    U29.4	HSEC_ADC2_AIN1_N	U38.4	HSEC_ADC3_AIN3
    U29.5	VDDA_IO_1V8	U38.5	VDDA_IO_3V3
    U29.6	HSEC_ADC2_AIN1_P	U38.6	HSEC_ADC3_AIN2
    U30.1	HSEC_ADC2_AIN2_P	U39.1	HSEC_ADC3_AIN4
    U30.2	GND	U39.2	GND
    U30.3	HSEC_ADC2_AIN2_N	U39.3	HSEC_ADC3_AIN5
    U30.4	HSEC_ADC3_AIN0_N	U39.4	HSEC_ADC2_AIN3
    U30.5	VDDA_IO_1V8	U39.5	VDDA_IO_3V3
    U30.6	HSEC_ADC3_AIN0_P	U39.6	HSEC_ADC2_AIN2
    U31.1	HSEC_ADC3_AIN1_P	U40.1	HSEC_ADC1_AIN2
    U31.2	GND	U40.2	GND
    U31.3	HSEC_ADC3_AIN1_N	U40.3	HSEC_ADC1_AIN3
    U31.4	HSEC_ADC3_AIN2_P	U40.4	HSEC_ADC1_AIN4
    U31.5	VDDA_IO_1V8	U40.5	VDDA_IO_3V3
    U31.6	NC	U40.6	HSEC_ADC1_AIN5