ZHCAA38E August 2021 – January 2023 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28384D , TMS320F28384S , TMS320F28386D , TMS320F28386S , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1
5.2.2 硬件控制
- 測(cè)試條件
器件 1 發(fā)送數(shù)據(jù) -> 器件 2 在接收數(shù)據(jù)時(shí)還將其傳遞到器件 3 -> 器件 3 在接收數(shù)據(jù)時(shí)還將其傳遞到器件 1 -> 器件 1 接收數(shù)據(jù)并驗(yàn)證它是否與最初發(fā)送的 Tx 數(shù)據(jù)匹配。
- 測(cè)試案例
8 個(gè)字的數(shù)據(jù)長度，1 條數(shù)據(jù)線，TXCLK = 30MHz，啟用設(shè)置 ④（表 5-1）。
在測(cè)試中，當(dāng)通信期間發(fā)生特定事件時(shí)，會(huì)在軟件內(nèi)翻轉(zhuǎn) GPIO，并使用示波器對(duì)其進(jìn)行測(cè)量以獲取相應(yīng)的時(shí)序數(shù)據(jù)。在下圖中，黃色信號(hào)表示器件 1（主控器件）的 GPIO 翻轉(zhuǎn)，藍(lán)色信號(hào)表示器件 2（節(jié)點(diǎn)器件）的 GPIO 翻轉(zhuǎn)，品紅色信號(hào)表示器件 3（節(jié)點(diǎn)器件）的 GPIO 翻轉(zhuǎn)。
圖 5-11 三個(gè)器件之間采用硬件控制的 FSI 通信如#GUID-6248909B-E96C-4317-8DA7-D8E1543FA566 所示，對(duì)于這種情況，完成三器件菊花鏈環(huán)路所需的數(shù)據(jù)傳輸時(shí)間為 3.46μs。從圖中可看出，器件 2 和器件 3 幾乎同時(shí)接收數(shù)據(jù)。另請(qǐng)注意，器件 1 收到數(shù)據(jù)包時(shí)，甚至早于它對(duì)數(shù)據(jù)包傳輸后生成的 TX 幀中斷完成服務(wù)，因此，即使接收數(shù)據(jù)包的時(shí)間要早很多，GPIO 翻轉(zhuǎn)仍會(huì)延遲。
圖 5-12 用于生成硬件控制結(jié)果的三節(jié)點(diǎn)設(shè)置請(qǐng)注意，這些結(jié)果是在假設(shè)器件 2 和器件 3 未相互隔離的情況下生成的。僅器件 1 保留隔離器。所使用的設(shè)置如#GUID-0347A809-AC99-441A-8381-1B98C091865A 所示。這是因?yàn)槊總€(gè)隔離器都會(huì)累積信號(hào)失真效應(yīng)，而這會(huì)導(dǎo)致通信錯(cuò)誤。
- 由于硬件控制使用硬件中的直通連接，因此網(wǎng)絡(luò)中的所有器件實(shí)際上都連接在一起。這使得無法在硬件中對(duì)信號(hào)執(zhí)行任何調(diào)節(jié)。
- 在硬件控制模式下，隔離器和其他電路對(duì) FSI 時(shí)鐘和數(shù)據(jù)線的信號(hào)失真效應(yīng)很明顯，特別是，當(dāng)三個(gè)或更多隔離器件在網(wǎng)絡(luò)中以菊花鏈形式連接時(shí)，可能無法以高于 30MHz 的頻率進(jìn)行通信。為了在較高工作頻率下盡可能提高吞吐量，建議采用 DMA 和硬件控制傳輸模式組合。
表 5-5中給出了更多測(cè)試結(jié)果。
| FSITXCLK (MHz) | 數(shù)據(jù)線路數(shù) | 數(shù)據(jù)長度（16 位字） | 數(shù)據(jù)通過一個(gè)器件的時(shí)間 (μs) | 實(shí)現(xiàn)完整連接環(huán)路的時(shí)間 - 3 個(gè)器件 (us) | |
|---|---|---|---|---|---|
| CPU 控件 | 50 | 1 | 8 | 7.1 | 16.2 |
| 50 | 1 | 16 | 11.8 | 26.8 | |
| 30 | 1 | 8 | 7.3 | 17.65 | |
| 30 | 1 | 16 | 12.2 | 29.66 | |
| 30 | 2 | 8 | 6.04 | 14.02 | |
| 30 | 2 | 16 | 9.95 | 22.587 | |
| DMA 控件 | 50 | 1 | 8 | 2.3 | 6.5 |
| 50 | 1 | 16 | 4.0 | 11.8 | |
| 30 | 1 | 8 | 3.45 | 9.9 | |
| 30 | 1 | 16 | 5.9 | 17.3 | |
| 30 | 2 | 8 | 2.3 | 6.3 | |
| 30 | 2 | 16 | 3.75 | 10.65 | |
| 硬件控制 | 30 | 1 | 8 | ~0.1 | 3.46 |
| 30 | 1 | 16 | ~0.1 | 5.6 | |
| 30 | 2 | 8 | ~0.1 | 2.26 | |
| 30 | 2 | 16 | ~0.1 | 3.33 |
由于菊花鏈連接的性質(zhì)，數(shù)據(jù)將需要通過許多器件才能從第一個(gè)器件傳輸?shù)阶詈笠粋€(gè)器件。因此，為了降低延遲，務(wù)必使每個(gè)器件中的數(shù)據(jù)處理和轉(zhuǎn)發(fā)時(shí)間盡可能短，尤其是在連接環(huán)路中有多個(gè)器件時(shí)。根據(jù)GUID-24B2B5E9-2F63-450E-A220-C3042D39855E.html#GUID-24B2B5E9-2F63-450E-A220-C3042D39855E中得出的結(jié)論，為了避免 CPU 使用過多的帶寬來移動(dòng)數(shù)據(jù)，建議使用 DMA 或硬件直通特性來滿足 FSI 通信需求。