ZHCAA38E August 2021 – January 2023 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28384D , TMS320F28384S , TMS320F28386D , TMS320F28386S , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1
5.2.2 硬件控制
- 測試條件
器件 1 發(fā)送數據 -> 器件 2 在接收數據時還將其傳遞到器件 3 -> 器件 3 在接收數據時還將其傳遞到器件 1 -> 器件 1 接收數據并驗證它是否與最初發(fā)送的 Tx 數據匹配。
- 測試案例
8 個字的數據長度，1 條數據線，TXCLK = 30MHz，啟用設置 ④（表 5-1）。
在測試中，當通信期間發(fā)生特定事件時，會在軟件內翻轉 GPIO，并使用示波器對其進行測量以獲取相應的時序數據。在下圖中，黃色信號表示器件 1（主控器件）的 GPIO 翻轉，藍色信號表示器件 2（節(jié)點器件）的 GPIO 翻轉，品紅色信號表示器件 3（節(jié)點器件）的 GPIO 翻轉。
圖 5-11 三個器件之間采用硬件控制的 FSI 通信如#GUID-6248909B-E96C-4317-8DA7-D8E1543FA566 所示，對于這種情況，完成三器件菊花鏈環(huán)路所需的數據傳輸時間為 3.46μs。從圖中可看出，器件 2 和器件 3 幾乎同時接收數據。另請注意，器件 1 收到數據包時，甚至早于它對數據包傳輸后生成的 TX 幀中斷完成服務，因此，即使接收數據包的時間要早很多，GPIO 翻轉仍會延遲。
圖 5-12 用于生成硬件控制結果的三節(jié)點設置請注意，這些結果是在假設器件 2 和器件 3 未相互隔離的情況下生成的。僅器件 1 保留隔離器。所使用的設置如#GUID-0347A809-AC99-441A-8381-1B98C091865A 所示。這是因為每個隔離器都會累積信號失真效應，而這會導致通信錯誤。
- 由于硬件控制使用硬件中的直通連接，因此網絡中的所有器件實際上都連接在一起。這使得無法在硬件中對信號執(zhí)行任何調節(jié)。
- 在硬件控制模式下，隔離器和其他電路對 FSI 時鐘和數據線的信號失真效應很明顯，特別是，當三個或更多隔離器件在網絡中以菊花鏈形式連接時，可能無法以高于 30MHz 的頻率進行通信。為了在較高工作頻率下盡可能提高吞吐量，建議采用 DMA 和硬件控制傳輸模式組合。
表 5-5中給出了更多測試結果。
| FSITXCLK (MHz) | 數據線路數 | 數據長度（16 位字） | 數據通過一個器件的時間 (μs) | 實現(xiàn)完整連接環(huán)路的時間 - 3 個器件 (us) | |
|---|---|---|---|---|---|
| CPU 控件 | 50 | 1 | 8 | 7.1 | 16.2 |
| 50 | 1 | 16 | 11.8 | 26.8 | |
| 30 | 1 | 8 | 7.3 | 17.65 | |
| 30 | 1 | 16 | 12.2 | 29.66 | |
| 30 | 2 | 8 | 6.04 | 14.02 | |
| 30 | 2 | 16 | 9.95 | 22.587 | |
| DMA 控件 | 50 | 1 | 8 | 2.3 | 6.5 |
| 50 | 1 | 16 | 4.0 | 11.8 | |
| 30 | 1 | 8 | 3.45 | 9.9 | |
| 30 | 1 | 16 | 5.9 | 17.3 | |
| 30 | 2 | 8 | 2.3 | 6.3 | |
| 30 | 2 | 16 | 3.75 | 10.65 | |
| 硬件控制 | 30 | 1 | 8 | ~0.1 | 3.46 |
| 30 | 1 | 16 | ~0.1 | 5.6 | |
| 30 | 2 | 8 | ~0.1 | 2.26 | |
| 30 | 2 | 16 | ~0.1 | 3.33 |
由于菊花鏈連接的性質，數據將需要通過許多器件才能從第一個器件傳輸到最后一個器件。因此，為了降低延遲，務必使每個器件中的數據處理和轉發(fā)時間盡可能短，尤其是在連接環(huán)路中有多個器件時。根據GUID-24B2B5E9-2F63-450E-A220-C3042D39855E.html#GUID-24B2B5E9-2F63-450E-A220-C3042D39855E中得出的結論，為了避免 CPU 使用過多的帶寬來移動數據，建議使用 DMA 或硬件直通特性來滿足 FSI 通信需求。