ZHCSQC1E June 2022 – April 2025 ADC12DJ5200-EP
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 器件比較
- 6.3.2 模擬輸入
- 6.3.3 ADC 內核
- 6.3.4 溫度監(jiān)測二極管
- 6.3.5 時間戳
- 6.3.6 時鐘
- 6.3.7 可編程 FIR 濾波器 (PFIR)
- 6.3.8 數字下變頻器 (DDC)
- 6.3.9 JESD204C 接口
- 6.3.10 報警監(jiān)控
- 6.4 器件功能模式
- 6.5 編程
- 6.6 SPI 寄存器映射
- 7 應用信息免責聲明
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.3.6.3.2 自動 SYSREF 校準
ADC12DJ5200-EP 具有自動 SYSREF 校準功能，可更好地滿足與千兆采樣數據轉換器的 SYSREF 采集相關的通常具有挑戰(zhàn)性的建立時間和保持時間要求。自動 SYSREF 校準使用 t AD 調整特性來移動器件時鐘，以最大限度地增加 SYSREF 建立時間和保持時間，或根據 SYSREF 上升沿對齊采樣實例。
在開始自動 SYSREF 校準之前，該器件必須應用適當的器件時鐘并對其進行編程以確保正常運行。當準備好啟動自動 SYSREF 校準時，必須施加連續(xù)的 SYSREF 信號。使用自動 SYSREF 校準時，SYSREF 必須是連續(xù)（周期性）信號。使用 SRC_CFG 寄存器配置自動 SYSREF 校準后，通過在 SYSREF 校準使能寄存器中將 SRC_EN 設置為高電平來開始校準過程。將 SRC_EN 設置為高電平后，該器件會搜索最優(yōu)的 tAD 調整設置，直到器件時鐘下降沿在內部與 SYSREF 上升沿對齊?？梢员O(jiān)控 SYSREF 校準狀態(tài)寄存器中的 TAD_DONE，以確保 SYSREF 校準已完成。通過將器件時鐘下降沿與 SYSREF 上升沿對齊，自動 SYSREF 校準可最大限度地增加相對于器件時鐘的內部 SYSREF 建立時間和保持時間，并根據 SYSREF 上升沿設置采樣瞬間。自動 SYSREF 校準完成后，可以執(zhí)行啟動過程的其余部分以完成系統(tǒng)啟動。
對于多器件同步，必須在所有器件上匹配 SYSREF 上升沿時序，因此必須匹配從通用 SYSREF 源到每個器件的布線長度。每個器件上 SYSREF 上升沿之間的任何偏差都會導致器件之間的采樣實例產生額外誤差，但從系統(tǒng)啟動到每個器件啟動之間仍然必須實現可重復的確定性延遲。只要在 JESD204C 接收器中選擇適當的彈性緩沖器釋放點，無需其他設計要求即可實現多器件同步。
圖 6-3 提供了 SYSREF 校準過程的時序圖。優(yōu)化的建立時間和保持時間分別顯示為 tSU(OPT) 和 tH(OPT)。器件時鐘和 SYSREF 在此圖中稱為內部 時鐘，因為在器件內部是與內部信號的相位對齊，而不是與器件時鐘或 SYSREF 的外部（施加的）相位對齊。
圖 6-3 SYSREF 校準時序圖完成后，可以從 SYSREF 校準狀態(tài)寄存器中的 SRC_TAD 讀取通過自動 SYSREF 校準確定的 tAD 調整設置。校準后，系統(tǒng)繼續(xù)使用校準后的 tAD 調整設置運行，直到系統(tǒng)斷電。但是如果需要，用戶可以禁用 SYSREF 校準并根據系統(tǒng)需求微調 tAD 調整設置。或者，可在每個系統(tǒng)的最優(yōu) tAD 調整設置的乘積測試（或定期重校準）時使用自動 SYSREF 校準?？稍谙到y(tǒng)啟動時將此值存儲并寫入 TAD 寄存器（TAD_INV、TAD_COARSE 和 TAD_FINE）。
當 ADC 校準正在運行時（前臺或后臺），請勿運行 SYSREF 校準。如果后臺校準是所需的用例，請在使用 SYSREF 校準時禁用后臺校準，然后在 TAD_DONE 變?yōu)楦唠娖胶笾匦聠⒂煤笈_校準。使用 SYSREF 校準時，時鐘控制寄存器 0 中的 SYSREF_SEL 必須設置為 0。
SYSREF 校準使用非反相 (TAD_INV = 0) 和反相時鐘極性 (TAD_INV = 1) 搜索 TAD_COARSE 延遲，以最大限度地降低所需的 TAD_COARSE 設置，從而最大限度地減小時鐘路徑上的損耗以減少孔徑抖動 (tAJ)。