ZHCSQC1E June 2022 – April 2025 ADC12DJ5200-EP
PRODUCTION DATA
表 6-62 列出了可修整的參數(shù)以及相關(guān)的寄存器。用戶修整僅限于前臺(tái) (FG) 校準(zhǔn)模式。
| 修整參數(shù) | 修整寄存器 | 注釋 |
|---|---|---|
| 帶隙基準(zhǔn) | BG_TRIM | BG 輸出引腳上的測(cè)量值。 |
| 輸入終端電阻 | RTRIM_x， 其中 x = A 表示 INA±，B 表示 INB±） | 器件上電時(shí)必須使用時(shí)鐘。 |
| 輸入失調(diào)電壓 | OADJ_A_FG0_VINx、OADJ_A_FG90_VINx 和 OADJ_B_FG0_VINx、 其中 OADJ_A 適用于 ADC 內(nèi)核 A，OADJ_B 適用于 ADC 內(nèi)核 B，F(xiàn)G0 適用于 ADC 內(nèi)核 A 和 B 的雙通道模式，以及 ADC 內(nèi)核 B 的單通道模式，F(xiàn)G90 適用于單通道模式下的 ADC 內(nèi)核 A，并且 x = A 表示 INA±，B 表示 INB±） | 雙通道模式下的輸入失調(diào)電壓調(diào)整包括更改通道 A 的 OADJ_A_FG0_VINA 和通道 B 的 OADJ_B_FG0_VINB。在單通道模式下、必須同時(shí)調(diào)整 OADJ_A_FG90_VINx 和 OADJ_B_FG0_VINx 以微調(diào)輸入失調(diào)電壓、或者單獨(dú)調(diào)整以補(bǔ)償 fS/2 雜散失調(diào)電壓。 |
| INA± 和 INB± 增益 | GAIN_xy_FGDUAL 或 GAIN_xy_FGDES， 其中 x = ADC 通道（A 或 B）、y = 組編號(hào)（0 或 1） | 在修整輸入之前，將 FS_RANGE_A 和 FS_RANGE_B 設(shè)置為默認(rèn)值。使用 FS_RANGE_A 和 FS_RANGE_B 調(diào)整滿量程輸入電壓。GAIN_xy_FGDUAL 寄存器適用于雙通道模式，GAIN_xy_FGDES 寄存器適用于單通道模式。要修整 ADC 內(nèi)核 A 或 B 的增益，請(qǐng)以相同方向一起更改 GAIN_x0_FGDUAL 和 GAIN_x1_FGDUAL（或 GAIN_x0_FGDES 和 GAIN_x1_FGDES）。要修整 ADC A 或 B 內(nèi)兩個(gè)組的增益，請(qǐng)以相反方向更改 GAIN_x0_FGDUAL 和 GAIN_x1_FGDUAL（或 GAIN_x0_FGDES 和 GAIN_x1_FGDES）。 |
| INA± 和 INB± 滿量程輸入電壓 | FS_RANGE_x， 其中 x = A 表示 INA±，B 表示 INB±） | 針對(duì)每個(gè)輸入進(jìn)行滿量程輸入電壓調(diào)整。默認(rèn)值受 GAIN_Bx（x = 0、1、4 或 5）的影響。在將 FS_RANGE_x 設(shè)置為默認(rèn)值的情況下，修整 GAIN_Bx。然后可以使用 FS_RANGE_x 來(lái)修整滿量程輸入電壓。 |
| ADC 內(nèi)部?jī)?nèi)核時(shí)序（組時(shí)序） | Bx_TIME_y， 其中 x = 組編號(hào)（0、1、4 或 5） ，y = 0° (0) 或 –90° (90) 時(shí)鐘相位 | 修整 ADC 內(nèi)核的兩個(gè)組（ADC A 或 B）之間的時(shí)序。0° 時(shí)鐘相位用于雙通道模式，而 ADC B 用于單通道模式。–90° 時(shí)鐘相位僅用于單通道模式下的 ADC A。ADC 內(nèi)核兩個(gè)組之間的時(shí)序不匹配會(huì)導(dǎo)致雙通道模式下出現(xiàn) fS/2-f IN 雜散，或單通道模式下出現(xiàn) f S/4±fIN 雜散。 |
| ADC 間內(nèi)核時(shí)序（雙通道模式） | TADJ_A、TADJ_B | 后綴字母（A 或 B）表示正在修整的 ADC 內(nèi)核。更改 TADJ_A 或 TADJ_B 會(huì)調(diào)整雙通道模式下 ADC A 相對(duì)于 ADC B 的采樣實(shí)例。 |
| ADC 間內(nèi)核時(shí)序（單通道模式） | TADJ_A_FG90_VINx、TADJ_B_FG0_VINx， 其中 x = 模擬輸入（INA± 或 INB±） | 這些修整寄存器用于調(diào)整在單通道模式下 ADC 內(nèi)核 A 相對(duì)于 ADC 內(nèi)核 B 的時(shí)序。時(shí)序不匹配將導(dǎo)致與信號(hào)相關(guān)的 fS/2-f IN 雜散。在單通道模式下，更改 TADJ_A_FG90_VINx 或 TADJ_B_FG0_VINx 會(huì)更改 ADC 內(nèi)核 A 相對(duì)于 ADC 內(nèi)核 B 的相對(duì)時(shí)序。 |