ZHCSYH1 June 2025 AFE10004-EP
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該 DAC 產(chǎn)生與 13 位輸入數(shù)據(jù)代碼成比例的單極輸出電壓。對(duì)于這兩個(gè)輸出范圍，輸入數(shù)據(jù)均以直接二進(jìn)制格式寫入 DAC 數(shù)據(jù)寄存器。輸入數(shù)據(jù)由 LUT 和 ALU 生成，或直接通過串行接口輸入。
方程式 1 提供了 DAC 傳遞函數(shù)。
其中：
節(jié) 6.3.4.3 描述了對(duì)于給定 BASE 值，LUT 的最大輸出代碼跨度。在 LUT 中存儲(chǔ)的傳遞函數(shù)的最大斜率，以及全溫度范圍共同決定了隨溫度變化的最大 VDAC 輸出電壓偏移。當(dāng) DAC 數(shù)據(jù)由 LUT 和 ALU 生成時(shí)，方程式 2 將給出隨溫度變化的最大 VDAC 輸出偏移。
但是，當(dāng)數(shù)據(jù)通過串行接口直接輸入到 DAC 時(shí)，此限制將不再適用。在這種情況下，DAC 輸入范圍覆蓋全部 8192 個(gè)碼值，DAC 輸出則會(huì)實(shí)現(xiàn)整個(gè)電壓范圍的跨度。表 6-1 顯示了 DAC 數(shù)據(jù)格式。
| DAC 數(shù)據(jù)寄存器 （分辨率為 1.22mV） |
負(fù) DAC 輸出電壓 (V) VSS = -11V、VCC = 接地 |
正 DAC 輸出電壓 (V) VCC = 5.5V、VSS = 接地 |
|
|---|---|---|---|
| 二進(jìn)制 | 十六進(jìn)制 | ||
| 0 0000 0000 0000 | 0000 | -10 | 0 |
| 0 0000 0000 0001 | 0001 | -9.99878 | 0.00122 |
| 1 0000 0000 0000 | 1000 | -5 | 5 |
| 1 0001 1001 1001 | 1199 | -4.50073 | 5.49927 |
| 1 0001 1001 1010 | 119A | -4.49951 | 5.5 |
| 1 0001 1001 1011 | 119B | -4.49829 | 5.5 |
| 1 1111 1111 1110 | 1FFE | -0.00244 | 5.5 |
| 1 1111 1111 1111 | 1FFF | -0.00122 | 5.5 |