ZHCSYH1 June 2025 AFE10004-EP
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
在 LDMOS 應(yīng)用中,請(qǐng)確保 DAC 范圍為正。為了使 AFE10004-EP 在正電壓范圍內(nèi)運(yùn)行,請(qǐng)將 VSS 電源引腳接地,并將 VCC 電源引腳偏置在 4.5V 至 5.5V 之間。DAC 的最大輸出限制為小于 VCC 引腳電壓。輸出需要為 VCC 電源留出余量,當(dāng) DAC 輸出電流時(shí)需要額外的電壓。