ZHCSYH1 June 2025 AFE10004-EP
ADVANCE INFORMATION
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
最小值 | 標稱值 | 最大值 | 單位 | ||
---|---|---|---|---|---|
I2C 時序要求 | |||||
f(SCL) | I2C 時鐘頻率 | 10 | 400 | kHz | |
t(LOW) | SCL 時鐘低電平周期 | 1.3 | μs | ||
t(HIGH) | SCL 時鐘高電平周期 | 0.6 | μs | ||
t(HDSTA) | 重復啟動條件后的保持時間。 在此周期后,生成第一個時鐘 |
0.6 | μs | ||
t(SUSTA) | 重復啟動條件建立時間 | 0.6 | μs | ||
t(SUSTO) | 停止條件建立時間 | 0.6 | μs | ||
t(BUF) | 停止條件和啟動條件之間的總線空閑時間 | 1.3 | μs | ||
t(SUDAT) | 數(shù)據(jù)設置時間 | 100 | ns | ||
t(HDDAT) | 數(shù)據(jù)保持時間 | 0 | 900 | ns | |
tF,SDA | 數(shù)據(jù)下降時間 | 20 | 300 | ns | |
tF,SCL | 時鐘下降時間 | 300 | ns | ||
tR,SCL | 時鐘上升時間 | 300 | ns | ||
tR,SCL100 | SCL ≤ 100kHz 時的上升時間 | 1000 | ns | ||
SCL 和 SDA 超時 | 20 | 30 | ms | ||
SPI 時序要求,VIO = 2.7V 至 3.6V | |||||
f(SCLK) | SPI 時鐘頻率 | 20 | MHz | ||
t(SCLKLOW) | 時鐘高電平時間 | 20 | ns | ||
t(SCLKHIGH) | 時鐘低電平時間 | 20 | ns | ||
t(SDISU) | 數(shù)據(jù)設置時間 | 10 | ns | ||
t(SDIHD) | 數(shù)據(jù)保持時間 | 10 | ns | ||
t(SDODLY) | SDO 延遲 | 0 | 20 | ns | |
t(SDODIS) | SDO 禁用 | 0 | 20 | ns | |
t(CSSU) | CS 設置 | 10 | ns | ||
t(CSHD) | CS 保持 | 20 | ns | ||
t(CSHIGH) | CS 脈沖寬度 | 25 | ns | ||
SPI 時序要求,VIO = 1.65V 至 2.7V | |||||
f(SCLK) | SPI 時鐘頻率 | 10 | MHz | ||
t(SCLKLOW) | 時鐘高電平時間 | 40 | ns | ||
t(SCLKHIGH) | 時鐘低電平時間 | 40 | ns | ||
t(SDISU) | 數(shù)據(jù)設置時間 | 10 | ns | ||
t(SDIHD) | 數(shù)據(jù)保持時間 | 10 | ns | ||
t(SDODLY) | SDO 延遲 | 0 | 30 | ns | |
t(SDODIS) | SDO 禁用 | 0 | 30 | ns | |
t(CSSU) | CS 設置 | 10 | ns | ||
t(CSHD) | CS 保持 | 20 | ns | ||
t(CSHIGH) | CS 脈沖寬度 | 25 | ns |