ZHCSYH1 June 2025 AFE10004-EP
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件具有四個(gè)模擬控制通道。每個(gè)控制通道均以一個(gè) DAC 為中心,這個(gè) DAC 基于器件內(nèi)部基準(zhǔn)運(yùn)行。額外配置的兩個(gè)專用 DAC 可用于設(shè)置內(nèi)部開關(guān)的關(guān)斷電壓。該器件中的六個(gè) DAC 包含一個(gè) 13 位串式 DAC 和一個(gè)輸出電壓緩沖器。圖 6-1 顯示了 DAC 架構(gòu)的方框圖。
這些 DAC 可配置為正/負(fù)輸出范圍運(yùn)行并具有相同的電壓分辨率。該器件中的所有 DAC 共用相同的輸出范圍。以正輸出范圍運(yùn)行時(shí),滿標(biāo)度為 0V 至 10V;但是,輸出電壓受 VCC 限制,其值不超過5.5V。在負(fù)輸出范圍運(yùn)行中,滿標(biāo)度范圍為 –10V 至 0V。數(shù)據(jù)可通過串行接口直接寫入 DAC 數(shù)據(jù)寄存器,或由查找表(LUT) 和算術(shù)邏輯單元 (ALU) 自動(dòng)設(shè)定。