ZHCAAN8F May   2023  – August 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1

1.   1
2.   Jacinto7 AM6x/TDA4x/DRA8x LPDDR4 設(shè)計(jì)指南
3.   商標(biāo)
4. 1概述
   1. 1.1 支持文檔
   2. 1.2 支持的電路板設(shè)計(jì)
   3. 1.3 通用電路板布局指南
   4. 1.4 PCB 堆疊
   5. 1.5 旁路電容器
      1. 1.5.1 大容量旁路電容器
      2. 1.5.2 高速旁路電容器
   6. 1.6 速度補(bǔ)償
5. 2LPDDR4 電路板設(shè)計(jì)和布局指南
   1. 2.1  LPDDR4 簡(jiǎn)介
   2. 2.2  受支持的 LPDDR4 器件的實(shí)現(xiàn)
   3. 2.3  LPDDR4 接口原理圖
   4. 2.4  兼容的 JEDEC LPDDR4 器件
   5. 2.5  放置
   6. 2.6  LPDDR4 禁止區(qū)域
   7. 2.7  網(wǎng)類(lèi)別
   8. 2.8  LPDDR4 信號(hào)端接
   9. 2.9  LPDDR4 VREF 布線(xiàn)
   10. 2.10 LPDDR4 VTT
   11. 2.11 CK、CMD_ADDR 和 CTRL 拓?fù)?/a>
   12. 2.12 數(shù)據(jù)組拓?fù)?/a>
   13. 2.13 CK、CMD_ADDR 和 CTRL 布線(xiàn)規(guī)格
   14. 2.14 數(shù)據(jù)組布線(xiàn)規(guī)格
   15. 2.15 通道、字節(jié)和位交換
6. 3LPDDR4 電路板設(shè)計(jì)仿真
   1. 3.1 電路板模型提取
   2. 3.2 電路板模型驗(yàn)證
   3. 3.3 S 參數(shù)檢查
   4. 3.4 時(shí)域反射法 (TDR) 分析
   5. 3.5 仿真完整性分析
      1. 3.5.1 仿真設(shè)置
      2. 3.5.2 仿真參數(shù)
      3. 3.5.3 仿真目標(biāo)
         1. 3.5.3.1 波形質(zhì)量
         2. 3.5.3.2 眼圖質(zhì)量
         3. 3.5.3.3 延遲報(bào)告
         4. 3.5.3.4 模板報(bào)告
   6. 3.6 設(shè)計(jì)示例
      1. 3.6.1 堆疊
      2. 3.6.2 布線(xiàn)
      3. 3.6.3 模型驗(yàn)證
      4. 3.6.4 仿真結(jié)果
7. 4修訂歷史記錄