為了確保信號性能良好，必須遵循以下通用電路板設(shè)計指南：

• 始終盡可能遵循 TI 的示例布局/EVM 設(shè)計。如果不了解概念或布線策略，可以在 E2E 上發(fā)布問題。
• 所有信號都需要接地基準(zhǔn)（強烈建議在兩側(cè)都實現(xiàn)）。為所有信號和所有旁路/去耦電容器保持公共地/基準(zhǔn)。
• 避免在信號參考平面中出現(xiàn)穿過平面分割點的情況。
• 在去耦電容器和存儲器模塊之間使用盡可能寬的布線。
• 通過保持阻抗匹配來最大限度地減少碼間串?dāng)_ (ISI)。對于要對布線寬度進(jìn)行調(diào)整以匹配布線阻抗的“T 分支”信號尤其如此。
• 通過隔離敏感信號（如選通和時鐘）以及使用適當(dāng)?shù)?PCB 堆疊方式來最大限度地減少串?dāng)_。為時鐘和選通布線額外增大間距也有助于更大限度地減少串?dāng)_。
• 每當(dāng)信號改變層和參考平面時，通過添加過孔或電容器來避免返回路徑不連續(xù)。
• 通過在 SDRAM 的基準(zhǔn)輸入引腳上進(jìn)行正確的隔離和正確使用去耦電容器，最大限度地降低基準(zhǔn)電壓噪聲。
• 保持信號布線殘樁長度盡可能短。
• 將所有信號布置為帶狀線。避免使用微帶布線，但 BGA 分接區(qū)域除外。
• 過孔之間的耦合會是產(chǎn)生 PCB 級串?dāng)_的重要原因。過孔的尺寸和間距很重要。對于高速接口，應(yīng)考慮 GND 屏蔽過孔。這種過孔耦合是推薦在最靠近處理器的層上路由數(shù)據(jù)信號的一個因素。
• 過孔殘樁會影響信號完整性。使用過孔背鉆可提高信號完整性，并且在某些情況下可能是必備的。

更多相關(guān)信息，請參閱高速接口布局指南 應(yīng)用報告。該應(yīng)用報告為成功地對高速信號進(jìn)行布線提供了更多常規(guī)性指導(dǎo)信息。