ZHCAAN8F May 2023 – August 2024 AM67 , AM67A , AM68 , AM68A , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
CK、CMD_ADDR 和 CTRL 網(wǎng)類別的布線方式相似,并且從處理器中的 DDR 控制器到 LPDDR4 SDRAM 進(jìn)行偏差匹配,以保證在 SDRAM 上正確地對(duì)這些信號(hào)進(jìn)行采樣。對(duì)待 CK 網(wǎng)類別需要更加謹(jǐn)慎,因?yàn)樗倪\(yùn)行轉(zhuǎn)換速率更高并且采用差分形式。CK 和 CMD_ADDR 布線拓?fù)涫瞧胶狻癟”型,而 CTRL 布線拓?fù)涫屈c(diǎn)對(duì)點(diǎn)和平衡“T”型混合。
圖 2-6 展示了 CK0 網(wǎng)類別的拓?fù)洹?a xmlns:opentopic="http://www.idiominc.com/opentopic" class="xref" href="#T5956376-14">圖 2-7 和圖 2-8 展示了相應(yīng) CMD_ADDR 和 CTRL 網(wǎng)類別的拓?fù)?。?qǐng)注意,組內(nèi)的某些信號(hào)在存儲(chǔ)器通道之間共享,而其他信號(hào)則專用于每個(gè)通道。表 2-6 詳細(xì)介紹了布線段的偏差匹配要求。
建議在布線期間盡量減少層轉(zhuǎn)換。如果必須進(jìn)行層轉(zhuǎn)換,則最好轉(zhuǎn)換到使用相同參考平面的層。如果無(wú)法做到這一點(diǎn),請(qǐng)確保附近有縫合過(guò)孔,以使返回電流在參考平面之間轉(zhuǎn)換。目標(biāo)是盡可能減小返回電流路徑的大小,從而盡量減小該路徑中的電感。如果缺少這些縫合過(guò)孔,則會(huì)導(dǎo)致信號(hào)路徑中的阻抗不連續(xù),從而增加串?dāng)_和信號(hào)失真。
在 CK、CMD_ADDR 和 CTRL 組拓?fù)涞木W(wǎng)上不允許存在殘樁或端接。所有測(cè)試和探頭接入點(diǎn)必須排成一條直線,不得有任何分支或殘樁。