ZHCAAN8F May 2023 – August 2024 AM67 , AM67A , AM68 , AM68A , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
- 1
- Jacinto7 AM6x/TDA4x/DRA8x LPDDR4 設(shè)計(jì)指南
- 商標(biāo)
- 1概述
-
2LPDDR4 電路板設(shè)計(jì)和布局指南
- 2.1 LPDDR4 簡(jiǎn)介
- 2.2 受支持的 LPDDR4 器件的實(shí)現(xiàn)
- 2.3 LPDDR4 接口原理圖
- 2.4 兼容的 JEDEC LPDDR4 器件
- 2.5 放置
- 2.6 LPDDR4 禁止區(qū)域
- 2.7 網(wǎng)類別
- 2.8 LPDDR4 信號(hào)端接
- 2.9 LPDDR4 VREF 布線
- 2.10 LPDDR4 VTT
- 2.11 CK、CMD_ADDR 和 CTRL 拓?fù)?/a>
- 2.12 數(shù)據(jù)組拓?fù)?/a>
- 2.13 CK、CMD_ADDR 和 CTRL 布線規(guī)格
- 2.14 數(shù)據(jù)組布線規(guī)格
- 2.15 通道、字節(jié)和位交換
- 3LPDDR4 電路板設(shè)計(jì)仿真
- 4修訂歷史記錄
3.4 時(shí)域反射法 (TDR) 分析
許多設(shè)計(jì)修正旨在保持一致的布線阻抗，因此時(shí)域反射法 (TDR) 分析是用于評(píng)估設(shè)計(jì)質(zhì)量的一種重要分析方法。下面繪制了布線阻抗與布線長(zhǎng)度之間的函數(shù)關(guān)系，如圖 3-1 所示。
圖 3-1 阻抗不匹配的 TDR 圖示例如圖 3-1 所示，TDR 圖突出顯示了布線中從一端到另一端的阻抗不連續(xù)性。此方法依賴于來(lái)自布線遠(yuǎn)端的反射波形。由于存在往返時(shí)間，圖中對(duì)應(yīng)于布線中特定點(diǎn)的延遲實(shí)際上相當(dāng)于該點(diǎn)到源的距離的 2 倍。在評(píng)估阻抗不連續(xù)性的原因時(shí)需要考慮到這一點(diǎn)。
可通過(guò)讀取由提取工具生成的 S 參數(shù)模型并在“時(shí)域”模式下對(duì)其進(jìn)行評(píng)估來(lái)生成 TDR 圖。HyperLynx 等標(biāo)準(zhǔn) EDA 仿真器可以執(zhí)行此功能。建議優(yōu)化設(shè)計(jì)，使其與標(biāo)稱布線阻抗的偏差處于 ±5% 以內(nèi)。
TDR 圖不是通過(guò)/失敗測(cè)試，而是側(cè)重于為檢查設(shè)計(jì)是否有合理機(jī)會(huì)實(shí)現(xiàn)所需性能提供指南。