LPDDR4 是受 JEDEC 標(biāo)準(zhǔn) JESD209-4（低功耗雙倍數(shù)據(jù)速率 4 (LPDDR4)）約束的 SDRAM 器件規(guī)范。該標(biāo)準(zhǔn)通過實(shí)現(xiàn)較低電壓的 I/O 電源軌、在命令/地址總線上采用 ODT 以及減少命令/地址總線的整體寬度等特性，致力于降低功耗并提高信號(hào)完整性。與其他 DDR 類型不同，LPDDR4 由 2 個(gè) 16 位通道組成。ECC 獲得了內(nèi)聯(lián)支持，因此不需要專門用于 ECC 的 SDRAM。

LPDDR4X 是 LPDDR4 的變體，其不同之處在于可通過將 I/O 電壓從 1.1V 降至 0.6V 來進(jìn)一步節(jié)省功耗。LPDDR4 和 LPDDR4X 可能采用不同的封裝和/或具有不同的密度（超出本文檔的討論范圍）。當(dāng)前不支持 LPDDR4X。一旦收集到更多的驗(yàn)證成果和數(shù)據(jù)，可能會(huì)在將來添加支持。

LPDDR4 器件的最大支持行數(shù)為 17 行。JEDEC 標(biāo)準(zhǔn)于 2020 年獲得批準(zhǔn)，并將最大行數(shù)從 17 行 增加到 18 行。因此，不支持某些使用字節(jié)模式芯片并需要 18 行位的高密度器件。

LPDDR4 接口支持 ECC。與傳統(tǒng)的需要專用存儲(chǔ)器引腳和器件的 ECC 接口不同，ECC 獲得了內(nèi)聯(lián)支持。由于ECC 數(shù)據(jù)與非 ECC 數(shù)據(jù)一起存儲(chǔ)，ECC 對(duì)系統(tǒng)的影響在于接口帶寬和整體存儲(chǔ)器密度。

為了增加存儲(chǔ)器帶寬，某些器件可能支持多個(gè) LPDDR 接口。對(duì)于這些器件，LPDDR 接口（DDRSS0、DDRSS1、DDRSS2 等）應(yīng)始終按遞增順序使用。例如，如果使用單個(gè) LPDDR 元件，則應(yīng)將其連接到 DDR0_* 接口。如果使用兩個(gè) LPDDR 元件，則應(yīng)將它們連接到 DDR0_* 和 DDR1_* 接口。三個(gè)接口應(yīng)使用 DDR0_*、DDR1_*、DDR2_*。

以下各節(jié)詳細(xì)介紹了 LPDDR4 接口的布線規(guī)格和布局指南。