為了實現(xiàn) Jacinto7 AM6x/TDA4x/DRA8x LPDDR4 接口的高頻目標(biāo)，需要優(yōu)化 PCB 實現(xiàn)。TI 強(qiáng)烈建議客戶設(shè)計完全復(fù)制特定器件 EVM 的 LPDDR4 PCB，包括每個細(xì)節(jié)（PCB 材料、布線、間距、帶背鉆的過孔等），以便完全實現(xiàn)指定的接口頻率/數(shù)據(jù)速率。如果設(shè)計沒有或無法復(fù)制 TI 解決方案，則仍應(yīng)在開始使用或參照 TI 的 EVM。根據(jù)做出的任何折衷，客戶設(shè)計可能需要限制接口頻率/數(shù)據(jù)速率。

本文檔旨在定義一組布局、布線及仿真規(guī)則，使設(shè)計人員能夠針對 TI 支持的拓?fù)涑晒嵤┓€(wěn)健的設(shè)計。PCB 設(shè)計還需進(jìn)行仿真，以確保達(dá)到設(shè)計目標(biāo)。TI 將限制對未根據(jù)本文檔規(guī)定的步驟進(jìn)行設(shè)計和仿真的電路板的調(diào)試/支持。不遵循 TI EVM 實現(xiàn)和/或沒有有效仿真結(jié)果的系統(tǒng)可能需要以降低的 DDR 頻率運行。

本文檔還提供了參考眼圖模板，為驗證仿真結(jié)果提供指導(dǎo)。我們?nèi)匀幌Ｍ?PCB 的設(shè)計工作（設(shè)計、布局布線和制造）由知識淵博的高速 PCB 設(shè)計人員執(zhí)行和審查。經(jīng)驗豐富的設(shè)計人員可以直觀地檢測出諸如信號穿過參考平面上的裂縫時出現(xiàn)的阻抗不連續(xù)等問題。

TI 僅支持遵循本文檔中指南的電路板設(shè)計。這些指南是基于眾所周知的在實心參考平面上布線的銅線的傳輸線特性。不可因 PCB 空間不足而違背布線指南。TI 將限制對未根據(jù)本文檔規(guī)定的步驟進(jìn)行仿真的設(shè)計的調(diào)試/支持。