ZHCAAN8F May 2023 – August 2024 AM67 , AM67A , AM68 , AM68A , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
- 1
- Jacinto7 AM6x/TDA4x/DRA8x LPDDR4 設(shè)計(jì)指南
- 商標(biāo)
- 1概述
-
2LPDDR4 電路板設(shè)計(jì)和布局指南
- 2.1 LPDDR4 簡(jiǎn)介
- 2.2 受支持的 LPDDR4 器件的實(shí)現(xiàn)
- 2.3 LPDDR4 接口原理圖
- 2.4 兼容的 JEDEC LPDDR4 器件
- 2.5 放置
- 2.6 LPDDR4 禁止區(qū)域
- 2.7 網(wǎng)類(lèi)別
- 2.8 LPDDR4 信號(hào)端接
- 2.9 LPDDR4 VREF 布線
- 2.10 LPDDR4 VTT
- 2.11 CK、CMD_ADDR 和 CTRL 拓?fù)?/a>
- 2.12 數(shù)據(jù)組拓?fù)?/a>
- 2.13 CK、CMD_ADDR 和 CTRL 布線規(guī)格
- 2.14 數(shù)據(jù)組布線規(guī)格
- 2.15 通道、字節(jié)和位交換
- 3LPDDR4 電路板設(shè)計(jì)仿真
- 4修訂歷史記錄
3.6.3 模型驗(yàn)證
在仿真之前，建議對(duì)模型進(jìn)行驗(yàn)證。介紹的一種驗(yàn)證方法是阻抗圖（或阻抗掃描）。提供了 10 層設(shè)計(jì)的阻抗掃描。
圖 3-10 LPDDR4 布線阻抗掃描示例表 3-8 LPDDR4 示例布線阻抗數(shù)據(jù)匯總
| 層 | DDR 總線 | DQ SE 阻抗 (Ω) | DQS/CLK 差分阻抗 (Ω) |
|---|---|---|---|
| L2 | B1 和 B3 | 40.9 | 77.7 |
| L2 | CA | 51.7 | 101.4 |
| L4 | B0 和 B2 | 41.1 | 77.7 |
| L7 | CA | 41.1 | 77.7 |
對(duì)于 CK 和 CA 信號(hào)，目標(biāo)是使分支段阻抗等于饋送布線阻抗的兩倍。請(qǐng)注意，PCB 限制可實(shí)現(xiàn)的阻抗是很正常的。仿真將向您展示折衷是否可以接受。
表 3-9 LPDDR4 示例布線阻抗 CA 匯總
| 板 | CA 饋送阻抗 (Ω) | CA 分支阻抗 (Ω) | CA 分支目標(biāo) (Ω) | 阻抗不匹配 (Ω) |
|---|---|---|---|---|
| 初始設(shè)計(jì) | 49.1 | 59.6 | 98 (49x2) | 38.6 |
| 最終設(shè)計(jì) | 41.1 | 51.7 | 82 (41x2) | 30.5 |
仿真結(jié)果顯示了通過(guò)將阻抗與其目標(biāo)更接近地匹配而實(shí)現(xiàn)的改進(jìn)。
表 3-10 改進(jìn)布線阻抗后的 LPDDR4 示例仿真結(jié)果
| 板 | 總眼圖寬度裕度 (ps) | 總眼圖高度裕度 (ps) | 最小回鈴裕度 H (mV) | 最小回鈴裕度 L (mV) |
|---|---|---|---|---|
| 初始設(shè)計(jì) | 58.00 | 14.00 | 69.59 | 18.18 |
| 最終設(shè)計(jì) | 124.68 | 48.08 | 89.43 | 25.49 |