ZHCAB59B June 2019 – November 2020 TMS320F28384D , TMS320F28384S , TMS320F28386D , TMS320F28386S , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1
8.1.1 使用“Expressions”（表達式）窗口
在此構(gòu)建級別和后續(xù)構(gòu)建級別運行電機時，請在“Expressions”（表達式）窗口中觀察變量 fclLatencyInMicroSec。
圖 8-2 顯示了“Expressions”（表達式）窗口的快照。
圖 8-2 “Expressions”（表達式）窗口延遲快照此變量指示在反饋采樣和 PWM 更新之間經(jīng)過的時間長度。經(jīng)過時間（或延遲）是根據(jù) PWM 更新后 EPWM 計時器立即開始的計數(shù)計算得出的。此處顯示的值比實際更新時間長幾個時鐘周期。將 runMotor 標志設(shè)置為 MOTOR_RUN 并且電機開始運行后，由于代碼中的初始設(shè)置，延遲時間會立即顯示為大約 1.25μs。此延遲大小是在占空比適中時發(fā)生的，因此可以接受。在此時間段之后，可以通過將 fclClrCntr 設(shè)置為 1 來刷新延遲時間。不管 SAMPLING_METHOD 是多少，對于給定的 FCL_CNTLR，延遲都保持不變。當 FCL_CNTLR 為 PI_CNTLR 時，延遲約為 0.96μs，相比之下，設(shè)置為 CMPLX_CNTLR 時延遲為 0.98μs（請參閱以下注意事項）。
- 通過使用代碼內(nèi)聯(lián)和其他優(yōu)化技術(shù)，可以將這些時間進一步減小約 0.1μs 的區(qū)間。由于評估代碼為庫格式，因此有一定的開銷。
- 為確保采集到更清晰的信號，ADC 的采樣窗口保持足夠的寬度。根據(jù)電路板布局布線和饋入 ADC 通道的電路的不同，可以將這個時間窗口減小近 60%。