GERY022 December 2024 AMC0106M05 , AMC0106M25 , AMC0136 , AMC0311D , AMC0311S , AMC0386 , AMC0386-Q1 , AMC1100 , AMC1106M05 , AMC1200 , AMC1200-Q1 , AMC1202 , AMC1203 , AMC1204 , AMC1211-Q1 , AMC1300 , AMC1300B-Q1 , AMC1301 , AMC1301-Q1 , AMC1302-Q1 , AMC1303M2510 , AMC1304L25 , AMC1304M25 , AMC1305M25 , AMC1305M25-Q1 , AMC1306M05 , AMC1306M25 , AMC1311 , AMC1311-Q1 , AMC131M03 , AMC1336 , AMC1336-Q1 , AMC1350 , AMC1350-Q1 , AMC23C12 , AMC3301 , AMC3330 , AMC3330-Q1
Abbildung 150 zeigt die erste Kompensationsmethode, bei der ein zus?tzliches phasenverriegeltes Taktsignal mit einer softwarekonfigurierbaren Phasenverz?gerung verwendet wird. Für diese Kompensationsmethode wird das phasenverschobene Taktsignal CLKOUT_Delay als Takteingang an SD0_CLK des Sigma-Delta-Filtermoduls (SDFM) verwendet. Bei anderen Arten von Delta-Sigma-Modulatoren und MCUs, z. B. C2000 MCUs, folgt die Kompensationsmethode demselben Prinzip.
Die Implementierung eines zweiten phasenverschobenen Taktsignals bietet h?chste Freiheit und Konfigurierbarkeit für den Benutzer. Dies bedeutet, dass verschiedene Werte für die minimale Haltezeit th(MIN) verschiedener isolierter Modulatoren durch eine einfache ?nderung des Phasenverschiebungswerts in der Software kompensiert werden k?nnen. Die ansteigende Flanke der Taktsignale am SD0_CLK-Eingang wird phasenverschoben, so dass das Taktsignal mit dem Datenabtastpunkt des SDFM übereinstimmt, wie dargestellt in Abbildung 151. Die AM243x PRU_ICSSG PRU-Zeitanforderungen im Sigma-Delta-Modus sind 10 ns für die minimale Einrichtungszeit tsu (SD_D-SD_CLK) (MIN) = 10 ns und 5 ns für die minimale Haltezeit th(SD_CLK-SD_D)(MIN) = 5 ns. Dies führt zu einem Bedarf an Kompensation, um die korrekte Erfassung am Dateneingang SDX_D in Bezug auf die steigende Taktflanke des SDX_CLK-Signals aufrechtzuerhalten, da die minimale Haltezeit th (MIN) des AMC1306M25 3,5 ns betr?gt, aber 5 ns erforderlich sein k?nnen. Nach Anwendung dieser Kompensationsmethode werden die 10 ns-Mindesteinstellungszeiten und 5 ns-Haltezeiten für den Sigma-Delta-Modus der AM243x PRU_ICSSG-PRU-Zeitanforderungen erfüllt, siehe Abbildung 151.