每個 APLL 都有一個后分頻器，可提供在 方程式 6、方程式 7 或 方程式 8 中計算的 VCO 后分頻器頻率。最終輸出頻率由 VCO 后分頻器頻率除以輸出分頻計算得出（請參閱方程式 9）。對于每個輸出，輸出頻率取決于所選的 APLL 時鐘源和輸出分頻器值。
方程式 6. APLL1 selected: fPOST_DIV = fVCO1 / PnAPLL1
方程式 7. APLL2 selected: fPOST_DIV = fVCO2 / P1APLL2
方程式 8. BAW APLL selected: fPOST_DIV = fVCBO / P1APLL3
方程式 9. OUTx: fOUTx = fPOST_DIV / ODOUTx
其中
- fPOST_DIV：輸出多路復(fù)用器源頻率（APLL1、APLL2 或 BAW APLL 后分頻器時鐘）
- PnAPLL1：APLL1 主 P1 或輔助 P2 后分頻值（2 至 7）
- P1APLL2：APLL2 主 P1 后分頻值（2 至 13）
- P1APLL3：APLL3 后分頻值 = div8（2 至 8）、div8 乘以 2（10、12、14、16）或旁路 (1)
- fOUTx：輸出時鐘頻率（x = 0 至 15）
- ODOUTx：OUTx 輸出旁路或分頻器值。所有輸出都具有值為 1 至 (212 – 1) 的 12 位分頻器。除 OUT2、OUT3、OUT14 和 OUT15 之外的所有輸出都可以選擇在 12 位分頻器之后添加一個 20 位 SYSREF 分頻器，當(dāng) SYSREF 輸出設(shè)置為連續(xù)輸出時，這個 SYSREF 分頻器可用于產(chǎn)生 1PPS 或其他低于 1Hz 的頻率。