ZHCSUD9A January 2024 – February 2025 LMK5C33216AS1
PRODUCTION DATA
OUT0 和 OUT1 還支持每個(gè) P 和 N 輸出對(duì)具有兩個(gè) 1.8V 或 2.65V LVCMOS 驅(qū)動(dòng)器。每個(gè) LVCMOS 輸出均可配置為正常極性、反極性，或者禁用為高阻態(tài)或靜態(tài)低電平。LVCMOS 輸出高電平 (VOH) 由軌至軌 LVCMOS 輸出電壓擺幅的內(nèi)部可編程 LDO 穩(wěn)壓器電壓 1.8V 或 2.65V 決定。
對(duì)于沒(méi)有嚴(yán)格相位噪聲或抖動(dòng)要求的 ASIC 或處理器時(shí)鐘，建議使用 LVCMOS 模式。LVCMOS 輸出時(shí)鐘是具有大電壓擺幅的非平衡信號(hào)，因此該時(shí)鐘可能是強(qiáng)大的干擾源，并會(huì)將噪聲耦合到其他抖動(dòng)敏感型差分輸出時(shí)鐘上。如果需要來(lái)自某個(gè)輸出對(duì)的 LVCMOS 時(shí)鐘，請(qǐng)將這個(gè)輸出對(duì)配置為兩個(gè)輸出均已啟用但極性相反（+/– 或 –/+），并將未使用的輸出懸空而不連接任何布線。