ZHCSUD9A January 2024 – February 2025 LMK5C33216AS1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測量信息
-
8 詳細說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3
特性說明
- 8.3.1 振蕩器輸入 (XO)
- 8.3.2 基準輸入
- 8.3.3 時鐘輸入連接和端接
- 8.3.4 基準輸入多路復用器選擇
- 8.3.5 無中斷切換
- 8.3.6 基準輸入上的間隙時鐘支持
- 8.3.7 輸入時鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 8.3.8
PLL 關(guān)系
- 8.3.8.1 PLL 頻率關(guān)系
- 8.3.8.2 模擬 PLL（APLL1、APLL2、APLL3）
- 8.3.8.3 APLL 參考路徑
- 8.3.8.4 APLL 反饋分頻器路徑
- 8.3.8.5 APLL 環(huán)路濾波器（LF1、LF2、LF3）
- 8.3.8.6 APLL 壓控振蕩器（VCO1、VCO2、VCO3）
- 8.3.8.7 APLL VCO 時鐘分配路徑
- 8.3.8.8 DPLL 基準 (R) 分頻器路徑
- 8.3.8.9 DPLL 時間數(shù)字轉(zhuǎn)換器 (TDC)
- 8.3.8.10 DPLL 環(huán)路濾波器 (DLF)
- 8.3.8.11 DPLL 反饋 (FB) 分頻器路徑
- 8.3.9 輸出時鐘分配
- 8.3.10 輸出源多路復用器
- 8.3.11 輸出通道多路復用器
- 8.3.12 輸出分頻器 (OD)
- 8.3.13 SYSREF/1PPS 輸出
- 8.3.14 輸出延遲
- 8.3.15 時鐘輸出驅(qū)動器
- 8.3.16 時鐘輸出連接和端接
- 8.3.17 無毛刺輸出時鐘啟動
- 8.3.18 LOL 期間輸出自動靜音
- 8.3.19 輸出同步 (SYNC)
- 8.3.20 零延遲模式 (ZDM)
- 8.3.21 DPLL 可編程相位延遲
- 8.3.22 歷時計數(shù)器 (TEC)
- 8.4 器件功能模式
- 8.5 編程
- 9 應(yīng)用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
訂購信息
7.1 差分電壓測量術(shù)語
差分信號的差分電壓可以用兩種不同的定義來描述，這會導致用戶在閱讀數(shù)據(jù)表或與其他工程師交流時產(chǎn)生混淆。本節(jié)將討論差分信號的測量和描述，以便讀者在使用差分信號時能夠理解和區(qū)分這兩種不同的定義。
差分信號的第一種定義是反相和同相信號之間電勢差的絕對值。這種測量的符號通常為 VID 或 VOD，具體取決于說明對象是輸入電壓還是輸出電壓。
差分信號的第二種定義測量的是同相信號相對于反相信號的電勢。這種測量的符號為 VSS，該參數(shù)通過計算得出。在集成電路 (IC) 中，該信號相對于接地是不存在的，它僅相對于差分對存在?？梢杂镁哂懈踊鶞实氖静ㄆ鱽碇苯訙y量 VSS，否則可以將該值計算為第一種描述中所述的 VOD 值的兩倍。
圖 7-1 并排顯示了針對輸入的兩種不同定義，而圖 7-2 并排顯示了針對輸出的兩種不同定義。VID 和 VOD 定義中給出了 VA 和 VB 兩個直流電平，同相信號和反相信號均在這兩種電平之間切換（相對于接地）。在 VSS 輸入和輸出定義中，如果將反相信號視為基準電勢，則此時同相信號的電勢將超出以接地為基準時的同相電勢范圍。因此，可以測量差分信號的峰峰值電壓。
VID 和 VOD 通常定義為電壓 (V)，VSS 通常定義為電壓峰峰值 (VPP)。
圖 7-1 差分輸入信號的兩種不同定義
圖 7-2 差分輸出信號的兩種不同定義