ZHCSUD9A January 2024 – February 2025 LMK5C33216AS1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
-
8 詳細(xì)說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3
特性說明
- 8.3.1 振蕩器輸入 (XO)
- 8.3.2 基準(zhǔn)輸入
- 8.3.3 時(shí)鐘輸入連接和端接
- 8.3.4 基準(zhǔn)輸入多路復(fù)用器選擇
- 8.3.5 無中斷切換
- 8.3.6 基準(zhǔn)輸入上的間隙時(shí)鐘支持
- 8.3.7 輸入時(shí)鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 8.3.8
PLL 關(guān)系
- 8.3.8.1 PLL 頻率關(guān)系
- 8.3.8.2 模擬 PLL（APLL1、APLL2、APLL3）
- 8.3.8.3 APLL 參考路徑
- 8.3.8.4 APLL 反饋分頻器路徑
- 8.3.8.5 APLL 環(huán)路濾波器（LF1、LF2、LF3）
- 8.3.8.6 APLL 壓控振蕩器（VCO1、VCO2、VCO3）
- 8.3.8.7 APLL VCO 時(shí)鐘分配路徑
- 8.3.8.8 DPLL 基準(zhǔn) (R) 分頻器路徑
- 8.3.8.9 DPLL 時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)
- 8.3.8.10 DPLL 環(huán)路濾波器 (DLF)
- 8.3.8.11 DPLL 反饋 (FB) 分頻器路徑
- 8.3.9 輸出時(shí)鐘分配
- 8.3.10 輸出源多路復(fù)用器
- 8.3.11 輸出通道多路復(fù)用器
- 8.3.12 輸出分頻器 (OD)
- 8.3.13 SYSREF/1PPS 輸出
- 8.3.14 輸出延遲
- 8.3.15 時(shí)鐘輸出驅(qū)動(dòng)器
- 8.3.16 時(shí)鐘輸出連接和端接
- 8.3.17 無毛刺輸出時(shí)鐘啟動(dòng)
- 8.3.18 LOL 期間輸出自動(dòng)靜音
- 8.3.19 輸出同步 (SYNC)
- 8.3.20 零延遲模式 (ZDM)
- 8.3.21 DPLL 可編程相位延遲
- 8.3.22 歷時(shí)計(jì)數(shù)器 (TEC)
- 8.4 器件功能模式
- 8.5 編程
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
訂購信息
8.4.4.1 器件上電復(fù)位 (POR)
圖 8-41 展示了器件上電復(fù)位 (POR) 配置序列。當(dāng) PD 號(hào)引腳被置為無效并達(dá)到邏輯高電平狀態(tài)時(shí)，就會(huì)發(fā)生 POR。在 POR 后，將會(huì)選擇所選串行控制接口（I2C 或 SPI）。LMK5C33216AS1 通過出廠預(yù)編程內(nèi)部 ROM 詳細(xì)說明 支持預(yù)配置器件設(shè)置?？删幊痰?EEPROM 覆蓋層 可實(shí)現(xiàn)輸出時(shí)鐘靈活啟動(dòng)。有關(guān)啟動(dòng)后編程的詳細(xì)信息，請(qǐng)參閱 編程。
圖 8-41 器件 POR 序列啟動(dòng)后，全局 SWRST (R23[6]) 會(huì)重新啟動(dòng)器件初始化序列和 APLL 校準(zhǔn)狀態(tài)機(jī)（請(qǐng)參閱 圖 8-42）。在 POR 之后修改 APLL 寄存器時(shí)，建議發(fā)出全局 SWRST，以便重新校準(zhǔn)所有 APLL 并重新對(duì)齊輸出和 SYSREF 通道分頻器。
切換全局 SWRST 時(shí)，APLL 輸出時(shí)鐘可能會(huì)中斷，直到 APLL 再次獲取鎖為止。為避免干擾其他 APLL 時(shí)鐘，可以發(fā)出單獨(dú)的 APLLx 軟件復(fù)位 (APLLx_SWRST)。在修改單個(gè) APLLx 的寄存器時(shí)，應(yīng)在啟動(dòng)后使用 APLLx_SWRST。例如，如果僅更改 APLL1 寄存器，則發(fā)出 APLL1_SWRST，并且僅 APLL1 輸出會(huì)短暫中斷，而 APLL3 和 APLL2 輸出保持不受干擾。
在以下情況中不需要發(fā)出 SWRST：
- 當(dāng)在引導(dǎo)之后不執(zhí)行寄存器寫入操作時(shí)。
- 當(dāng)在引導(dǎo)之后僅修改 XO 輸入終端類型、INx 輸入終端類型、輸出驅(qū)動(dòng)器（如擺幅水電平或通道分頻器）、GPIO 引腳、狀態(tài)或 DCO 寄存器時(shí)。
- 當(dāng)進(jìn)行 EEPROM 編程時(shí)。
以下情況下建議發(fā)出 SWRST：
- 當(dāng)通過 I2C 或 SPI 修改大多數(shù)寄存器寫入時(shí)（如在引導(dǎo)后進(jìn)行器件配置期間）。
- 當(dāng)配置 ZDM 和 SYSREF 寄存器時(shí)。如果僅更改 SYSREF 分頻器值，則不需要如此。
- 當(dāng)修改 APLLx 寄存器且所有 APLLx 時(shí)鐘短暫中斷不是問題時(shí)。
以下情況下建議發(fā)出單獨(dú) APLLx_SWRST：
- 當(dāng)器件已配置所需的寄存器，且只需要修改 APLLx 寄存器而不干擾其他 APLL 輸出時(shí)鐘時(shí)。