ZHCSUD9A January 2024 – February 2025 LMK5C33216AS1
PRODUCTION DATA
當 APLL 未在級聯(lián)模式下使用時,XO 輸入是分數(shù) N APLL 的基準時鐘。XO 輸入決定了自由運行模式或保持模式下輸出頻率的精度和穩(wěn)定性。
為了實現(xiàn) DPLL 正確運行,XO 頻率必須與 VCO 頻率具有非整數(shù)關(guān)系,因此相應的 APLL N 分頻器具有分數(shù)分頻比。對于僅 APLL 模式,XO 頻率與 VCO 頻率可以具有整數(shù)或分數(shù)關(guān)系。
對于需要 DPLL 功能的應用(例如用于 eCPRI 的 SyncE 和 PTP/IEEE-1588),XO 輸入可由 TCXO、OCXO 或外部可追溯時鐘驅(qū)動,該時鐘符合適用同步標準的頻率精度和保持穩(wěn)定性要求。13MHz、14.4MHz、19.44MHz、24MHz、25MHz、27MHz、38.88MHz、48MHz 和 54MHz 的 TCXO 和 OCXO 頻率是常用且具有成本效益的選項,使 BAW APLL 能夠在 VCBO 頻率為 2457.6MHz 時以分數(shù)模式運行。
具有低頻或高相位抖動/本底噪聲的 XO/TCXO/OCXO 源對 BAW APLL 輸出抖動性能沒有影響,因為 VCBO 決定了 12kHz 至 20MHz 積分帶寬范圍內(nèi)的抖動和相位噪聲。為了進一步優(yōu)化近端相位噪聲性能,可以為每個 APLL 啟用用于增加 PFD 頻率的 XO 倍頻器。
XO 輸入緩沖器具有可編程輸入片上終端和交流耦合輸入偏置配置,如圖 8-8 所示。緩沖的 XO 路徑還會驅(qū)動輸入監(jiān)控塊。
表 8-1 列出了常見時鐘接口類型的典型 XO 輸入緩沖器配置。
XO_TYPE | 輸入類型 | 內(nèi)部開關(guān)設置 | |
---|---|---|---|
內(nèi)部端接(S1、S2)(1) | 內(nèi)部輔助電源 (S3)(2) | ||
0x00 | 直流(外部終端) | 關(guān)斷 | 關(guān)斷 |
0x01 | 交流(外部終端) | 關(guān)斷 | 導通 (1.3V) |
0x03 | 交流(內(nèi)部 100Ω 至 GND) | 100Ω | 導通 (1.3V) |
0x04 | 直流(內(nèi)部 50Ω 至 GND) | 50Ω | 關(guān)斷 |
0x05 | 交流(內(nèi)部 50Ω 至 GND) | 50Ω | 導通 (1.3V) |
0x08 | LVCMOS | 關(guān)斷 | 關(guān)斷 |
0x0C | LVCMOS (內(nèi)部 50Ω 至 GND) | 50Ω | 關(guān)斷 |