ZHCSUD9A January 2024 – February 2025 LMK5C33216AS1
PRODUCTION DATA
每個時鐘輸出（OUTx_P 和 OUTx_N）可單獨配置為一個 差分輸出 驅(qū)動器。OUT0 或 OUT1 還支持每個輸出對有兩個 1.8V 或 2.65V LVCMOS 輸出 驅(qū)動器。為了獲得額外的低頻單端時鐘輸出，可以配置 GPIO1 和 GPIO2 來復制另一個差分輸出對的任何 SYSREF/1PPS 輸出 分頻器輸出。
每個輸出通道都有專用的內(nèi)部 LDO 穩(wěn)壓器，可提供出色的 PSNR，并最大限度減少由電源噪聲引起的抖動和雜散。對于差分模式，由于通道的內(nèi)部 LDO 穩(wěn)壓器，輸出時鐘規(guī)格（例如輸出擺幅、相位噪聲和抖動）對 VDDO_x 電壓不敏感。
OUT0 和 OUT1 通道（多路復用器、分頻器和驅(qū)動器）通過單個輸出電源引腳 (VDDO_0_1) 供電。同樣，OUT2 和 OUT3 通道由 VDDO_2_3 供電，OUT4 至 OUT7 通道由 VDDO_4_TO_7 供電，OUT8 至 OUT13 通道由 VDDO_8_TO_13 供電。每個輸出電源引腳都必須始終由 3.3V 電源供電，即使未使用相應的輸出也是如此。
可以禁用未使用的時鐘輸出以降低功耗。