ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
表 6-79 和圖 6-95 說明了 MMC1/2 的開關特性 - UHS-I DDR50 模式。
編號 | 參數(shù) | 最小值 | 最大值 | 單位 | |
---|---|---|---|---|---|
fop(clk) | 工作頻率,MMC[x]_CLK | 50 | MHz | ||
DDR505 | tc(clk) | 周期時間,MMC[x]_CLK | 20 | ns | |
DDR506 | tw(clkH) | 脈沖持續(xù)時間,MMC[x]_CLK 高電平 | 9.2 | ns | |
DDR507 | tw(clkL) | 脈沖持續(xù)時間,MMC[x]_CLK 低電平 | 9.2 | ns | |
DDR508 | td(clkH-cmdV) | 延遲時間,MMC[x]_CLK 上升沿到 MMC[x]_CMD 轉換 | 1.12 | 3.46 | ns |
DDR509 | td(clk-dV) | 延遲時間,MMC[x]_CLK 轉換到 MMC[x]_DAT[3:0] 轉換 | 1.12 | 6.12 | ns |