ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
PCIe 接口符合 2017 年 9 月 27 日 PCI Express? 基本規(guī)范 4.0 版中規(guī)定的電氣參數(shù)。
如表 6-2 4-L-PHY 串行器/解串器 REFCLK 電氣特性 中的參數(shù) VREFCLK_TERM 所述,在輸入模式下使用該器件并啟用內(nèi)部終端時,該器件對串行器/解串器 REFCLK 施加了額外的限制。默認情況下會啟用內(nèi)部終端,但在應用超過限值(由 VREFCLK_TERM 定義)的基準時鐘信號之前必須禁用內(nèi)部終端。在源極側應始終啟用外部終端。
參數(shù) | 最小值 | 典型值 | 最大值 | 單位 | |
---|---|---|---|---|---|
VREFCLK_TERM | 啟用內(nèi)部終端后位于基準時鐘引腳上的單端電壓閾值 | 400 | mV | ||
RTERM | 內(nèi)部端接 | 40 | 50 | 62.5 | Ω |
串行器/解串器 USB 接口符合 2013 年 7 月 26 日通用串行總線 3.1 規(guī)范 1.0 版本中定義的 USB3.1 超高速發(fā)送器和接收器標準化電氣參數(shù)。
SGMII 接口電氣特性符合 IEEE802.3 第 70 條規(guī)定的 1000BASE-KX 標準。
SGMII 2.5G/XAUI 接口電氣特性符合 IEEE802.3 第 47 條。
QSGMII 接口電氣特性符合 QSGMII 規(guī)范 1.2 版。
USXGMII 支持第 72-7 條和附錄 69B 中的 IEEE 802.3 TX 和 RX 電氣特性。
USXGMII 不需要 IEEE 802.3 表 72-7 和 72-8,因為這些表與訓練(第 72-6 條)相關,而 USXGMII 不需要該訓練。
應使用 BER 掃描來設置前游標、主游標和后游標。