ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
表 6-90、圖 6-107、表 6-91 和圖 6-108 說明了 OSPI0 的時序要求和開關特性 - Tap SDR 模式。
編號 | 模式 | 最小值 | 最大值 | 單位 | ||
---|---|---|---|---|---|---|
O19 | tsu(D-CLK) | 建立時間,在有效 OSPI0/1_CLK 邊沿之前 OSPI0/1_D[7:0] 有效 | 無環(huán)回 | (15.4 - (0.975T(1)R(2))) | ns | |
O20 | th(CLK-D) | 保持時間,在有效 OSPI0/1_CLK 邊沿之后 OSPI0/1_D[7:0] 有效 | 無環(huán)回 | (–5.2 + (0.975T(1)R(2))) | ns |
編號 | 參數(shù) | 模式 | 最小值 | 最大值 | 單位 | |
---|---|---|---|---|---|---|
O7 | tc(CLK) | 周期時間,OSPI0/1_CLK | 20 | ns | ||
O8 | tw(CLKL) | 脈沖持續(xù)時間,OSPI0/1_CLK 低電平 | ((0.475P(1)) - 0.3) | ns | ||
O9 | tw(CLKH) | 脈沖持續(xù)時間,OSPI0/1_CLK 高電平 | ((0.475P(1)) - 0.3) | ns | ||
O10 | td(CSn-CLK) | 延遲時間,OSPI0/1_CSn[3:0] 有效邊沿到 OSPI0/1_CLK 上升沿 | ((0.475P(1)) + (0.975M(2)R(4)) - 1) | ((0.525P(1)) + (1.025M(2)R(4)) + 1) | ns | |
O11 | td(CLK-CSn) | 延遲時間,OSPI0/1_CLK 上升沿到 OSPI0/1_CSn[3:0] 無效邊沿 | ((0.475P(1)) + (0.975N(3)R(4)) - 1) | ((0.525P(1)) + (1.025N(3)R(4)) + 1) | ns | |
O12 | td(CLK-D) | 延遲時間,OSPI0/1_CLK 有效邊沿到 OSPI0/1_D[7:0] 轉(zhuǎn)換 | –2 | 2 | ns |