ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
表 6-72、圖 6-88、表 6-73 和圖 6-89 說明了 MMC1/2 的時序要求和開關特性 - 高速模式。
編號 | 最小值 | 最大值 | 單位 | ||
---|---|---|---|---|---|
HS1 | tsu(cmdV-clkH) | 建立時間,在 MMC[x]_CLK 上升沿之前 MMC[x]_CMD 有效 | 2.15 | ns | |
HS2 | th(clkH-cmdV) | 保持時間,在 MMC[x]_CLK 上升沿之后 MMC[x]_CMD 有效 | 2.26 | ns | |
HS3 | tsu(dV-clkH) | 建立時間,在 MMC[x]_CLK 上升沿之前 MMC[x]_DAT[3:0] 有效 | 2.15 | ns | |
HS4 | th(clkH-dV) | 保持時間,在 MMC[x]_CLK 上升沿之后 MMC[x]_DAT[3:0] 有效 | 2.26 | ns |
編號 | 參數(shù) | 最小值 | 最大值 | 單位 | |
---|---|---|---|---|---|
fop(clk) | 工作頻率,MMC[x]_CLK | 50 | MHz | ||
HS5 | tc(clk) | 周期時間。 MMC[x]_CLK | 20 | ns | |
HS6 | tw(clkH) | 脈沖持續(xù)時間,MMC[x]_CLK 高電平 | 9.2 | ns | |
HS7 | tw(clkL) | 脈沖持續(xù)時間,MMC[x]_CLK 低電平 | 9.2 | ns | |
HS8 | td(clkL-cmdV) | 延遲時間,MMC[x]_CLK 下降沿到 MMC[x]_CMD 轉換 | -2.07 | 2.07 | ns |
HS9 | td(clkL-dV) | 延遲時間,MMC[x]_CLK 下降沿到 MMC[x]_DAT[3:0] 轉換 | -2.07 | 2.07 | ns |