ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
表 6-51、圖 6-73、表 6-52 和圖 6-74 說明了 MCSPI 的時序要求和開關特性 - 控制器模式。
編號 | 最小值 | 最大值 | 單位 | ||
---|---|---|---|---|---|
SM4 | tsu(misoV-spiclkV) | 建立時間,在 SPI_CLK 有效邊沿之前 SPI_D[x] 有效 | 2.9 | ns | |
SM5 | th(spiclkV-misoV) | 保持時間,在 SPI_CLK 有效邊沿之后 SPI_D[x] 有效 | 2 | ns |
編號 | 參數(shù) | 模式 | 最小值 | 最大值 | 單位 | |
---|---|---|---|---|---|---|
SM1 | tc(spiclk) | 周期時間,SPI_CLK | 20 | ns | ||
SM2 | tw(spiclkL) | 脈沖持續(xù)時間,SPI_CLK 低電平 | 0.5P - 1(1) | ns | ||
SM3 | tw(spiclkH) | 脈沖持續(xù)時間,SPI_CLK 高電平 | 0.5P - 1(1) | ns | ||
SM6 | td(spiclkV-simoV) | 延遲時間,SPI_CLK 有效邊沿到 SPI_D[x] 轉換 | -2 | 2 | ns | |
SM7 | td(csV-simoV) | 延遲時間,SPI_CSi 有效邊沿到 SPI_D[x] 轉換 | 5 | ns | ||
SM8 | td(csV-spiclk) | 延遲時間,SPI_CSi 有效到 SPI_CLK 第一個邊沿 | PHA = 0(2) | B - 4(3) | ns | |
PHA = 1 (2) | A - 4(4) | ns | ||||
SM9 | td(spiclkV-csV) | 延遲時間,SPI_CLK 最后一個邊沿到 SPI_CSi 無效 | PHA = 0(2) | A - 4(4) | ns | |
PHA = 1(2) | B - 4(3) | ns |