ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如需進(jìn)一步詳細(xì)了解器件通用存儲(chǔ)器控制器的特性和其他說(shuō)明信息,請(qǐng)參閱信號(hào)說(shuō)明和詳細(xì)說(shuō)明 中的相應(yīng)小節(jié)。
表 6-98 表示 GPMC 時(shí)序條件。
本節(jié)中提供的 IO 時(shí)序適用于 GPMC0 的所有信號(hào)組合。然而,只有當(dāng)使用單個(gè) IOSET 內(nèi)的信號(hào)時(shí),時(shí)序才對(duì) GPMC0 有效。GPMC0_IOSET、GPMC0_IOSET 表對(duì) IOSET 進(jìn)行了定義。
參數(shù) | 說(shuō)明 | 最小值 | 最大值 | 單位 | |
---|---|---|---|---|---|
輸入條件 | |||||
SRI | 輸入壓擺率 | 1.65 | 4 | V/ns | |
輸出條件 | |||||
CL | 輸出負(fù)載電容 | 5 | 20 | pF | |
PCB 連接要求 | |||||
td(Trace Delay) | 每條引線的傳播延遲 | 133MHz 同步模式 | 140 | 360 | ps |
所有其他模式 | 140 | 720 | |||
td(Trace Mismatch Delay) | 所有布線之間的傳播不匹配 | 200 | ps |