ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
進(jìn)入 DDR 保持狀態(tài)是通過執(zhí)行斷電序列實(shí)現(xiàn)的,保持通電的 4 個 DDR 域除外。退出 DDR 保持狀態(tài)是通過執(zhí)行上電序列實(shí)現(xiàn)的,3 個 DDR 域在整個序列中保持通電狀態(tài)。