如需進(jìn)一步詳細(xì)了解器件 IEEE 1149.1 標(biāo)準(zhǔn)測試訪問端口的特性和其他說明信息,請參閱信號說明和詳細(xì)說明 中的相應(yīng)小節(jié)。
注: JTAG 信號拆分到器件上的兩個(gè) IO 電源域中。僅當(dāng)兩個(gè) IO 電源域在相同的電壓下運(yùn)行并且電平轉(zhuǎn)換器未插入到信號路徑中時(shí),本節(jié)中定義的時(shí)序參數(shù)才適用。在不同的電壓下運(yùn)行兩個(gè) IO 電源域時(shí),以下時(shí)序參數(shù)的值未定義,因?yàn)楫?dāng)一些器件 IO 緩沖器在 1.8V 電壓下運(yùn)行,而另一些在 3.3V 電壓下運(yùn)行時(shí),通過這些 IO 緩沖器的傳播延遲會有所不同。這實(shí)際上降低了超出本節(jié)中所定義的值的時(shí)序裕度。當(dāng)兩個(gè) IO 電源域在不同電壓下運(yùn)行時(shí),JTAG 接口仍應(yīng)該能正常工作,但前提是系統(tǒng)設(shè)計(jì)人員實(shí)施了適當(dāng)?shù)碾娖睫D(zhuǎn)換器,并降低了工作頻率以適應(yīng)在不同電壓下運(yùn)行的電平轉(zhuǎn)換器和 IO 緩沖器插入的額外延遲。
表 6-98 JTAG 時(shí)序條件
參數(shù) |
最小值 |
最大值 |
單位 |
輸入條件 |
SRI |
輸入壓擺率 |
0.50 |
2.00 |
V/ns |
輸出條件 |
CL |
輸出負(fù)載電容 |
5 |
15 |
pF |
PCB 連接要求 |
td(Trace Delay) |
每條引線的傳播延遲 |
83.5 |
1000(1) |
ps |
td(Trace Mismatch Delay) |
所有布線之間的傳播延遲不匹配 |
|
100 |
ps |
(1) 與 JTAG 信號引線相關(guān)的最大傳播延遲對最大 TCK 工作頻率有顯著的影響。可以將跟蹤延遲增加到超過該值,但必須降低 TCK 的工作頻率以解決額外的跟蹤延遲。