ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
本節(jié)介紹了確保器件正常運行所需的電源時序控制。該器件可使用隔離式或組合式 MCU 和 Main 配電網(wǎng)絡(luò) (PDN) 運行。建議根據(jù)隔離式和組合式 MCU 與 Main PDN 使用兩個不同的初級電源序列。此外,該器件可在僅 MCU 或 DDR 保持或 GPIO 保持低功耗模式下運行。這里顯示了進入和退出低功耗模式所需的兩個不同器件電源序列。
本節(jié)中使用的電源名稱僅適用于此器件,并與“信號說明”一節(jié)中給出的名稱相一致。Jacinto 7TM 處理器系列中的不同器件之間可能使用通用電源名稱。在不同器件上,這些通用電源名稱將具有非常相似的功能(可能不完全相同)。
所示的所有電源序列時序控制圖都將使用以下術(shù)語: