ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
節(jié) 6.10.5.2.3.1、節(jié) 6.10.5.2.3.2和圖 6-40 說明了 RGMII 在接收操作中的時序要求。
有關更多信息,請參閱器件 TRM 的外設 一章中的千兆位以太網(wǎng) MAC (MCU_CPSW0) 一節(jié)。
參數(shù) | 最小值 | 最大值 | 單位 | ||
---|---|---|---|---|---|
輸入條件 | |||||
SRI | 輸入壓擺率 | VDD(1) = 1.8V | 1.44 | 5 | V/ns |
VDD(1) = 3.3V | 2.64 | 5 | V/ns | ||
輸出條件 | |||||
CL | 輸出負載電容 | 2 | 20 | pF | |
PCB 連接要求 | |||||
td(Trace Mismatch Delay) | 所有引線之間的傳播延遲不匹配 | RGMII[x]_RXC、RGMII[x]_RD[3:0]、RGMII[x]_RX_CTL | 50 | ps | |
RGMII[x]_TXC、RGMII[x]_TD[3:0]、RGMII[x]_TX_CTL | 50 | ps |