該器件提供多個系統(tǒng)時鐘輸出。這些輸出時鐘總結(jié)如下:
- MCU_CLKOUT0
- 以太網(wǎng) PHY 的基準(zhǔn)時鐘輸出(50MHz 或 25MHz)
- MCU_SYSCLKOUT0
- MCU_SYSCLK0 進(jìn)行 4 分頻后作為 LVCMOS 時鐘信號 (MCU_SYSCLKOUT0) 從器件發(fā)出。此信號可被用來測試主芯片時鐘是否正常工作。此信號不應(yīng)用作電路板上外部器件的時鐘源。
- MCU_OBSCLK0
- 在時鐘輸出 MCU_OBSCLK0 上,可觀察振蕩器和 PLL 時鐘以進(jìn)行測試和調(diào)試。此信號不應(yīng)用作電路板上外部器件的時鐘源。
- SYSCLKOUT0
- SYSCLK0 進(jìn)行 4 分頻后作為 LVCMOS 時鐘信號 (SYSCLKOUT0) 從器件發(fā)出。此信號可被用來測試主芯片時鐘是否正常工作。此信號不應(yīng)用作電路板上外部器件的時鐘源。
- CLKOUT
- 以太網(wǎng) PHY 的基準(zhǔn)時鐘輸出 (50MHz)
- OBSCLK[1:0]
- 在時鐘輸出 OBSCLK0/1 上,可觀察振蕩器和 PLL 時鐘以進(jìn)行測試和調(diào)試。